JPH04213832A - 半田バンプ電極を有する半導体素子 - Google Patents
半田バンプ電極を有する半導体素子Info
- Publication number
- JPH04213832A JPH04213832A JP2401211A JP40121190A JPH04213832A JP H04213832 A JPH04213832 A JP H04213832A JP 2401211 A JP2401211 A JP 2401211A JP 40121190 A JP40121190 A JP 40121190A JP H04213832 A JPH04213832 A JP H04213832A
- Authority
- JP
- Japan
- Prior art keywords
- solder bump
- bump electrode
- insulating film
- electrode
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半田バンプ電極を有す
る半導体素子の構造に関するものである。
る半導体素子の構造に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、特公昭４３−２８７３５号、特開昭６２−１６
０７４４号に記載されるものがあった。図３はかかる従
来の半田バンプ電極を有する半導体フリップチップ素子
の半田バンプ電極構造を示す断面図である。
例えば、特公昭４３−２８７３５号、特開昭６２−１６
０７４４号に記載されるものがあった。図３はかかる従
来の半田バンプ電極を有する半導体フリップチップ素子
の半田バンプ電極構造を示す断面図である。
【０００３】一般に、半導体フリップチップ素子の半田
バンプを形成する方法としては、選択蒸着法、電気めっ
き法、半田ボール法或いは半田ディップ法がある。電気
めっき法による半導体フリップ素子の半田バンプ電極の
場合は、図３に示すような断面形状を有している。即ち
、大電流を流すことのできるＰＮ接合の直上に半田バン
プ電極を形成するようにしている。通常、半田バンプ電
極は絶縁膜上に形成することが多いが、大電流を流し出
すために大面積の半導体層を出力に配置する場合、この
図に示すように、集積度を向上させる目的で、ＰＮ接合
の直上に半田バンプ電極を形成するようにしている。
バンプを形成する方法としては、選択蒸着法、電気めっ
き法、半田ボール法或いは半田ディップ法がある。電気
めっき法による半導体フリップ素子の半田バンプ電極の
場合は、図３に示すような断面形状を有している。即ち
、大電流を流すことのできるＰＮ接合の直上に半田バン
プ電極を形成するようにしている。通常、半田バンプ電
極は絶縁膜上に形成することが多いが、大電流を流し出
すために大面積の半導体層を出力に配置する場合、この
図に示すように、集積度を向上させる目的で、ＰＮ接合
の直上に半田バンプ電極を形成するようにしている。
【０００４】この図において、１はＰ型半導体基板、２
はＮ型半導体拡散層、３は絶縁膜、、４はＮ型半導体拡
散層２を半田バンプ電極を介して電気的に外部との接続
を得るために設けられた窓あけ領域である。５はＡｌ電
極パッド、６はＣＶＤ法にて形成されたガラス膜（パッ
シベーション保護膜）である。７，８はそれぞれ蒸着に
より形成されたＡｌ−Ｎｉ合金層，Ｎｉ層である。９は
めっき法により形成されたＣｕめっき層、１０はめっき
法により形成された半田めっき層が、その後の溶融処理
において表面張力により球状となった半田バンプである
。
はＮ型半導体拡散層、３は絶縁膜、、４はＮ型半導体拡
散層２を半田バンプ電極を介して電気的に外部との接続
を得るために設けられた窓あけ領域である。５はＡｌ電
極パッド、６はＣＶＤ法にて形成されたガラス膜（パッ
シベーション保護膜）である。７，８はそれぞれ蒸着に
より形成されたＡｌ−Ｎｉ合金層，Ｎｉ層である。９は
めっき法により形成されたＣｕめっき層、１０はめっき
法により形成された半田めっき層が、その後の溶融処理
において表面張力により球状となった半田バンプである
。
【０００５】次に、半田バンプ電極をもつフリップチッ
プ素子がセラミック等の被実装基板に直接実装されて使
用される例について説明する。図４は半田バンプ電極を
もつフリップチップ素子の断面図である。この図におい
て、１１は半導体基板（シリコンチップ）、１２は絶縁
膜、１３は半田バンプ電極である。半田バンプ電極１３
と半導体基板１１の接続部は詳細に説明すると、図３に
示す構造をしているが、図４以降、接続部は省略して示
すことにする。通常、半導体基板には、外部との接続の
ための半田バンプ電極１３は複数個３個〜１０個、多い
時は２００個近くも有することがあるが、ここではフリ
ップチップ素子２２の両端に形成された２個の半田バン
プ電極のみを用いて詳細に説明する。
プ素子がセラミック等の被実装基板に直接実装されて使
用される例について説明する。図４は半田バンプ電極を
もつフリップチップ素子の断面図である。この図におい
て、１１は半導体基板（シリコンチップ）、１２は絶縁
膜、１３は半田バンプ電極である。半田バンプ電極１３
と半導体基板１１の接続部は詳細に説明すると、図３に
示す構造をしているが、図４以降、接続部は省略して示
すことにする。通常、半導体基板には、外部との接続の
ための半田バンプ電極１３は複数個３個〜１０個、多い
時は２００個近くも有することがあるが、ここではフリ
ップチップ素子２２の両端に形成された２個の半田バン
プ電極のみを用いて詳細に説明する。
【０００６】このようにして得られたフリップチップ素
子をセラミック基板等の被実装基板に直接実装した状態
を図５に示す。この図において、２１は被実装基板（セ
ラミック基板）であり、これに前記した半田バンプ電極
１３を有するフリップチップ素子２２を実装する。
子をセラミック基板等の被実装基板に直接実装した状態
を図５に示す。この図において、２１は被実装基板（セ
ラミック基板）であり、これに前記した半田バンプ電極
１３を有するフリップチップ素子２２を実装する。
【０００７】
【発明が解決しようとする課題】しかしながら、以上述
べた半田バンプ電極構造では、フリップチップとセラミ
ック基板等の被実装基板を接続するために、例えば、２
００〜２２０℃で半田を溶融させ、しかる後に、常温ま
で冷却する工程において、半導体基板とセラミック等の
被実装基板の熱膨張係数の差により、半田バンプ接続部
のずれによる応力がかかり、その結果、フリップチップ
側の半導体基板が破壊され、えぐり取られるという不具
合が生じる。この様子を図６〜図９を用いて説明する。
べた半田バンプ電極構造では、フリップチップとセラミ
ック基板等の被実装基板を接続するために、例えば、２
００〜２２０℃で半田を溶融させ、しかる後に、常温ま
で冷却する工程において、半導体基板とセラミック等の
被実装基板の熱膨張係数の差により、半田バンプ接続部
のずれによる応力がかかり、その結果、フリップチップ
側の半導体基板が破壊され、えぐり取られるという不具
合が生じる。この様子を図６〜図９を用いて説明する。
【０００８】図６以降においては、被実装基板２１にセ
ラミックを、半導体基板１１にシリコンを用いた場合に
ついて説明する。接続工程において、シリコンチップ１
１は、セラミック基板２１の上にフェースダウンで半田
バンプ電極１３を支点に搭載される。図６において、シ
リコンチップ１１のフェース面は絶縁膜１２によって覆
われている。しかる後に、セラミック基板２１はシリコ
ンチップ１１を搭載したまま、２２０℃のリフロー炉に
挿入され、この２２０℃の温度で半田バンプ１０は溶融
し、セラミック基板２１側の所定の位置に予め形成され
ている金属パターンと接着される。
ラミックを、半導体基板１１にシリコンを用いた場合に
ついて説明する。接続工程において、シリコンチップ１
１は、セラミック基板２１の上にフェースダウンで半田
バンプ電極１３を支点に搭載される。図６において、シ
リコンチップ１１のフェース面は絶縁膜１２によって覆
われている。しかる後に、セラミック基板２１はシリコ
ンチップ１１を搭載したまま、２２０℃のリフロー炉に
挿入され、この２２０℃の温度で半田バンプ１０は溶融
し、セラミック基板２１側の所定の位置に予め形成され
ている金属パターンと接着される。
【０００９】次に、セラミック基板２１はシリコンチッ
プ１１を搭載したまま、リフロー炉より出され、常温ま
で冷却される。この時、セラミック基板２１とシリコン
チップ１１は、半田溶融時に半田で接続され、そのまま
固定された状態で冷却されることから、セラミック基板
２１とシリコンチップ１１の熱膨張係数の差により、ず
れの力が生じる。ここで、このずれの量を計算してみる
。
プ１１を搭載したまま、リフロー炉より出され、常温ま
で冷却される。この時、セラミック基板２１とシリコン
チップ１１は、半田溶融時に半田で接続され、そのまま
固定された状態で冷却されることから、セラミック基板
２１とシリコンチップ１１の熱膨張係数の差により、ず
れの力が生じる。ここで、このずれの量を計算してみる
。
【００１０】図６に示すように、片側の半田バンプ電極
Ｃ点を仮に支点と考えると、もう片側に配した半田バン
プ電極付近１３での、シリコンチップ１１とセラミック
基板２１の収縮の差は、シリコンチップ１１の電極間距
離を８ｍｍとすると、セラミック基板２１の収縮量Δｌ
ｃは、 Δｌｃ＝６．５×１０−６／℃×（２２０℃−２０
℃）×８ｍｍ＝１０．４μｍ シリコンチップ１１の
収縮量Δｌｓは、 Δｌｓ＝３．５×１０−６／℃×
（２２０℃−２０℃）×８ｍｍ＝５．６μｍ 収縮の
差＝Δｌｃ−Δｌｓ＝１０．４−５．６＝４．８μｍと
なる。
Ｃ点を仮に支点と考えると、もう片側に配した半田バン
プ電極付近１３での、シリコンチップ１１とセラミック
基板２１の収縮の差は、シリコンチップ１１の電極間距
離を８ｍｍとすると、セラミック基板２１の収縮量Δｌ
ｃは、 Δｌｃ＝６．５×１０−６／℃×（２２０℃−２０
℃）×８ｍｍ＝１０．４μｍ シリコンチップ１１の
収縮量Δｌｓは、 Δｌｓ＝３．５×１０−６／℃×
（２２０℃−２０℃）×８ｍｍ＝５．６μｍ 収縮の
差＝Δｌｃ−Δｌｓ＝１０．４−５．６＝４．８μｍと
なる。
【００１１】実際には、ずれの量は、Ｃ点を支点に片側
の電極のみにかかるのではなく、両側対象のチップの場
合、両側に均一にかかると考えるのが妥当であり、１つ
の電極にかかるずれの量は２．４μｍと推定される。図
６で説明したずれの力が１つの半田パンプ電極にかかる
様子を図７を用いて説明する。
の電極のみにかかるのではなく、両側対象のチップの場
合、両側に均一にかかると考えるのが妥当であり、１つ
の電極にかかるずれの量は２．４μｍと推定される。図
６で説明したずれの力が１つの半田パンプ電極にかかる
様子を図７を用いて説明する。
【００１２】図７において、３１は半田バンプ１０とシ
リコンチップ１１との接続用の電極である。シリコンチ
ップ１１もセラミック基板２１も同時に収縮するが、そ
の量に差があることから１つの半田バンプ電極に着目し
てみると、半田バンプ１０には、図７の矢印Ｄ，Ｅで示
す反対方向の応力が加わることとなる。この応力により
、シリコンチップ１１／半田バンプ１０／セラミック基
板２１の接続系において、一番弱い部分、つまり、シリ
コンチップ１１の表面で、図８に示すように、シリコン
チップ１１がえぐり取られるという現象が生じ、シリコ
ンチップ１１とセラミック基板２１との接続が不具合と
なるオープン不良を発生させることがあった。
リコンチップ１１との接続用の電極である。シリコンチ
ップ１１もセラミック基板２１も同時に収縮するが、そ
の量に差があることから１つの半田バンプ電極に着目し
てみると、半田バンプ１０には、図７の矢印Ｄ，Ｅで示
す反対方向の応力が加わることとなる。この応力により
、シリコンチップ１１／半田バンプ１０／セラミック基
板２１の接続系において、一番弱い部分、つまり、シリ
コンチップ１１の表面で、図８に示すように、シリコン
チップ１１がえぐり取られるという現象が生じ、シリコ
ンチップ１１とセラミック基板２１との接続が不具合と
なるオープン不良を発生させることがあった。
【００１３】このシリコンチップ１１側がえぐれる現象
について、更に詳しく説明する。図３の部分拡大を示す
図９において、Ｆ〜Ｊの英文字と矢印で示す境界面は、
それぞれ半田と銅、銅とＮｉ、ＮｉとＡｌ−Ｎｉ合金、
Ａｌ−Ｎｉ合金とＡｌ、Ａｌとシリコンの接合面である
が、それぞれの面は、接着強度が非常に強く、図中矢印
Ｋのような応力が加わると、図中Ｌで示す領域は、あた
かも１つの物体であるかのような動きを示し、シリコン
チップ１１にかかる力の方向Ｍと逆の方向に応力が発生
する。
について、更に詳しく説明する。図３の部分拡大を示す
図９において、Ｆ〜Ｊの英文字と矢印で示す境界面は、
それぞれ半田と銅、銅とＮｉ、ＮｉとＡｌ−Ｎｉ合金、
Ａｌ−Ｎｉ合金とＡｌ、Ａｌとシリコンの接合面である
が、それぞれの面は、接着強度が非常に強く、図中矢印
Ｋのような応力が加わると、図中Ｌで示す領域は、あた
かも１つの物体であるかのような動きを示し、シリコン
チップ１１にかかる力の方向Ｍと逆の方向に応力が発生
する。
【００１４】また、この時、発生した図中矢印Ｋで示す
応力の分布を調べると、接合面の端の点Ｎと接合面の中
心Ｏ点で比較すると、Ｎ点における応力はＯ点における
応力より大きいことは、よく知られている。このように
接合面の強度が非常に強い半田バンプ電極構造において
、半田バンプ電極に応力が発生すると、比較的もろいシ
リコンチップ１１表面の応力の集中した部分、Ｎ点付近
でシリコンがえぐり取られオープン不良を発生する。
応力の分布を調べると、接合面の端の点Ｎと接合面の中
心Ｏ点で比較すると、Ｎ点における応力はＯ点における
応力より大きいことは、よく知られている。このように
接合面の強度が非常に強い半田バンプ電極構造において
、半田バンプ電極に応力が発生すると、比較的もろいシ
リコンチップ１１表面の応力の集中した部分、Ｎ点付近
でシリコンがえぐり取られオープン不良を発生する。
【００１５】本発明は、以上述べた半田バンプ電極のシ
リコンチップ表面でのえぐれによる接合不良が防止でき
る半田バンプ電極を有する半導体素子を提供することを
目的とする。
リコンチップ表面でのえぐれによる接合不良が防止でき
る半田バンプ電極を有する半導体素子を提供することを
目的とする。
【００１６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体基板と、該半導体基板上に形成さ
れる絶縁膜と、該絶縁膜の一部に半導体基板と外部端子
とを電気的に接合するコンタクトホールを有し、該コン
タクトホールを覆うように絶縁膜上の一部に形成される
配線金属電極と、該配線金属電極を含め、半導体表面全
体を覆うようにパッシベーション保護膜が形成され、前
記配線金属電極を覆う領域のパッシベーション保護膜の
一部が開孔され、この開孔部を通して配線金属電極と半
田バンプ電極が接続される半田バンプ電極を有する半導
体素子において、前記絶縁膜に開孔され、かつ前記半田
バンプ電極が形成される面の中心にコンタクトホールを
形成し、該コンタクトホールの直径を前記半田バンプ電
極の接続面の直径よりも小さくし、前記半田バンプ電極
が形成される面の端部を前記絶縁膜により半導体基板と
分離するようにしたものである。
成するために、半導体基板と、該半導体基板上に形成さ
れる絶縁膜と、該絶縁膜の一部に半導体基板と外部端子
とを電気的に接合するコンタクトホールを有し、該コン
タクトホールを覆うように絶縁膜上の一部に形成される
配線金属電極と、該配線金属電極を含め、半導体表面全
体を覆うようにパッシベーション保護膜が形成され、前
記配線金属電極を覆う領域のパッシベーション保護膜の
一部が開孔され、この開孔部を通して配線金属電極と半
田バンプ電極が接続される半田バンプ電極を有する半導
体素子において、前記絶縁膜に開孔され、かつ前記半田
バンプ電極が形成される面の中心にコンタクトホールを
形成し、該コンタクトホールの直径を前記半田バンプ電
極の接続面の直径よりも小さくし、前記半田バンプ電極
が形成される面の端部を前記絶縁膜により半導体基板と
分離するようにしたものである。
【００１７】
【作用】本発明によれば、上記したように、半田バンプ
電極を有する半導体素子において、ＰＮ接合の半導体基
板直上に半田バンプ電極を形成する場合、半田バンプ電
極の直下の絶縁膜の窓あけ領域を、比較的応力の小さな
半田バンプ電極接合部の中心に、しかも小さく設ける。 従って、半導体基板に直接伝わる力は、半田バンプ接合
部中心に発生する小さな力のみとなり、半田バンプ接合
部の端に発生する大きな力は、密着力の比較的弱い絶縁
膜上で緩和される。つまり、半田バンプ電極接合部の端
の応力が集中しやすい部分は、応力に強い絶縁膜で半田
バンプ電極とＰＮ接合部で分離され、半田バンプ電極に
かかる応力が直接半導体基板にかからないようにするこ
とができる。
電極を有する半導体素子において、ＰＮ接合の半導体基
板直上に半田バンプ電極を形成する場合、半田バンプ電
極の直下の絶縁膜の窓あけ領域を、比較的応力の小さな
半田バンプ電極接合部の中心に、しかも小さく設ける。 従って、半導体基板に直接伝わる力は、半田バンプ接合
部中心に発生する小さな力のみとなり、半田バンプ接合
部の端に発生する大きな力は、密着力の比較的弱い絶縁
膜上で緩和される。つまり、半田バンプ電極接合部の端
の応力が集中しやすい部分は、応力に強い絶縁膜で半田
バンプ電極とＰＮ接合部で分離され、半田バンプ電極に
かかる応力が直接半導体基板にかからないようにするこ
とができる。
【００１８】従って、半田バンプ電極にかかる応力によ
り、シリコンがえぐり取られるオープン不良の発生を防
止することができる。半導体基板に直接伝わる力は、半
田バンプ接合部中心に発生する小さな力のみとなり、半
田バンプ接合部の端に発生する大きな力は、密着力の比
較的弱い絶縁膜上で緩和される。
り、シリコンがえぐり取られるオープン不良の発生を防
止することができる。半導体基板に直接伝わる力は、半
田バンプ接合部中心に発生する小さな力のみとなり、半
田バンプ接合部の端に発生する大きな力は、密着力の比
較的弱い絶縁膜上で緩和される。
【００１９】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す電
気めっき法による半導体フリップチップ素子の半田バン
プ電極構造を示す断面図である。この図において、４１
はＰ型半導体基板、４２はＮ型半導体層、４３は絶縁膜
、４４は絶縁膜４３に窓あけされた接続用のコンタクト
ホール、４５はＡｌ電極パッド、４６はＣＶＤ法にて形
成されたガラス膜（パッシベーション膜）、４７，４８
はそれぞれ蒸着により形成されたＡｌ−Ｎｉ合金層、Ｎ
ｉ層、４９はめっき法により形成されたＣｕめっき層、
５０はめっき法により形成された半田めっき層がその後
の溶融処理で表面張力により球状となった半田バンプで
ある。また、５１はガラス膜４６に窓あけされたコンタ
クトホールである。
ながら詳細に説明する。図１は本発明の実施例を示す電
気めっき法による半導体フリップチップ素子の半田バン
プ電極構造を示す断面図である。この図において、４１
はＰ型半導体基板、４２はＮ型半導体層、４３は絶縁膜
、４４は絶縁膜４３に窓あけされた接続用のコンタクト
ホール、４５はＡｌ電極パッド、４６はＣＶＤ法にて形
成されたガラス膜（パッシベーション膜）、４７，４８
はそれぞれ蒸着により形成されたＡｌ−Ｎｉ合金層、Ｎ
ｉ層、４９はめっき法により形成されたＣｕめっき層、
５０はめっき法により形成された半田めっき層がその後
の溶融処理で表面張力により球状となった半田バンプで
ある。また、５１はガラス膜４６に窓あけされたコンタ
クトホールである。
【００２０】この図に示すように、半田バンプ電極とＮ
型半導体層４２の接続は、Ａｌ電極パッド４５で半田バ
ンプ電極直下の接合部中心に、少なくとも接合部より小
さく可能な限り小さく開孔された絶縁膜４３に窓あけさ
れたコンタクトホール４４で接続されている。この半田
バンプ電極をフリップチップ素子に形成し、セラミック
基板等に直接搭載し、半田リフローによる接続後の冷却
で半田バンプ電極に熱膨張係数の違いによる応力が加わ
るまでの説明は、従来技術の項で説明したので、ここで
は省略する。
型半導体層４２の接続は、Ａｌ電極パッド４５で半田バ
ンプ電極直下の接合部中心に、少なくとも接合部より小
さく可能な限り小さく開孔された絶縁膜４３に窓あけさ
れたコンタクトホール４４で接続されている。この半田
バンプ電極をフリップチップ素子に形成し、セラミック
基板等に直接搭載し、半田リフローによる接続後の冷却
で半田バンプ電極に熱膨張係数の違いによる応力が加わ
るまでの説明は、従来技術の項で説明したので、ここで
は省略する。
【００２１】次に、半田バンプ電極に加わる応力が、直
接シリコン基板にかからない構造にした点について詳細
に説明する。図２は図１の半田バンプ電極直下の接合部
中心に、少なくとも接合部より小さく可能な限り小さく
開孔された絶縁膜にあけられたコンタクトホールの部分
示す拡大断面図である。
接シリコン基板にかからない構造にした点について詳細
に説明する。図２は図１の半田バンプ電極直下の接合部
中心に、少なくとも接合部より小さく可能な限り小さく
開孔された絶縁膜にあけられたコンタクトホールの部分
示す拡大断面図である。
【００２２】この図に示すように、セラミック基板とシ
リコン基板の熱膨張係数の差により発生する応力は、半
田バンプ電極とシリコン基板との接続部にＬ，Ｍの矢印
で示す反対方向への力となり加わる。しかしながら、半
田バンプ接合部における応力は、接合中心では小さく、
接合部の端では大きいという分布をもつので、直接Ｐ型
半導体基板４１、Ｎ型半導体層４２で示すシリコン基板
に係る応力は絶縁膜４３にあけられたコンタクトホール
４４の内側に働く。例えば、Ｏ点より矢印で示された小
さな応力のみである。また、接合部の端に働く、例えば
Ｎ点より矢印で示された大きな応力については、Ａｌ電
極パッド４５と絶縁膜４３（一般には、ＳｉＯ２ 膜）
との境界５３は、Ｎ型半導体層４２とＡｌ電極パッド４
５との境界５２に比較すると、密着強度が弱く、Ａｌが
絶縁膜４３上をスライドするため、緩和され、直接絶縁
膜４３やＰ型半導体基板４１、Ｎ型半導体層４２に大き
な応力が働くことはなく、シリコンがえぐり取られるこ
とはなくなる。
リコン基板の熱膨張係数の差により発生する応力は、半
田バンプ電極とシリコン基板との接続部にＬ，Ｍの矢印
で示す反対方向への力となり加わる。しかしながら、半
田バンプ接合部における応力は、接合中心では小さく、
接合部の端では大きいという分布をもつので、直接Ｐ型
半導体基板４１、Ｎ型半導体層４２で示すシリコン基板
に係る応力は絶縁膜４３にあけられたコンタクトホール
４４の内側に働く。例えば、Ｏ点より矢印で示された小
さな応力のみである。また、接合部の端に働く、例えば
Ｎ点より矢印で示された大きな応力については、Ａｌ電
極パッド４５と絶縁膜４３（一般には、ＳｉＯ２ 膜）
との境界５３は、Ｎ型半導体層４２とＡｌ電極パッド４
５との境界５２に比較すると、密着強度が弱く、Ａｌが
絶縁膜４３上をスライドするため、緩和され、直接絶縁
膜４３やＰ型半導体基板４１、Ｎ型半導体層４２に大き
な応力が働くことはなく、シリコンがえぐり取られるこ
とはなくなる。
【００２３】例えば、図４に示すような半田バンプ電極
間距離が８ｍｍ、半田バンプ電極接合面がφ１ （１０
０μｍφ）ある半導体フリップチップ素子の場合、絶縁
膜４３のコンタクトホール径を１００μｍφからφ２
（５０μｍφ）に変更することによって、えぐり不良の
発生率が略０％となることが判明している。しかし、絶
縁膜のコンタクトホール径があまり小さくなると、電気
抵抗の増加、成膜上の限界等の問題が生じる。
間距離が８ｍｍ、半田バンプ電極接合面がφ１ （１０
０μｍφ）ある半導体フリップチップ素子の場合、絶縁
膜４３のコンタクトホール径を１００μｍφからφ２
（５０μｍφ）に変更することによって、えぐり不良の
発生率が略０％となることが判明している。しかし、絶
縁膜のコンタクトホール径があまり小さくなると、電気
抵抗の増加、成膜上の限界等の問題が生じる。
【００２４】そこで、本発明においては、絶縁膜のコン
タクトホールの直径を前記半田バンプ電極の接続面の直
径の５０乃至６０％に形成することが望ましい。なお、
本発明は上記実施例に限定されるものではなく、本発明
の趣旨に基づいて種々の変形が可能であり、これらを本
発明の範囲から排除するものではない。
タクトホールの直径を前記半田バンプ電極の接続面の直
径の５０乃至６０％に形成することが望ましい。なお、
本発明は上記実施例に限定されるものではなく、本発明
の趣旨に基づいて種々の変形が可能であり、これらを本
発明の範囲から排除するものではない。
【００２５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、半田バンプ電極直下に、半導体基板との電気的
接続を行うために、絶縁膜にコンタクトホールをあける
場合、半田バンプ電極接合面の中心に小さくあけるよう
にしたので、半導体基板に直接伝わる力は、半田バンプ
接合部中心に発生する小さな力のみとなり、半田バンプ
接合部の端に発生する大きな力は、密着力の比較的弱い
絶縁膜上で緩和される。そのため、シリコン基板がえぐ
り取られることのない高信頼性の半田バンプ電極を有す
る半導体素子を得ることができる。
よれば、半田バンプ電極直下に、半導体基板との電気的
接続を行うために、絶縁膜にコンタクトホールをあける
場合、半田バンプ電極接合面の中心に小さくあけるよう
にしたので、半導体基板に直接伝わる力は、半田バンプ
接合部中心に発生する小さな力のみとなり、半田バンプ
接合部の端に発生する大きな力は、密着力の比較的弱い
絶縁膜上で緩和される。そのため、シリコン基板がえぐ
り取られることのない高信頼性の半田バンプ電極を有す
る半導体素子を得ることができる。
【図１】本発明の実施例を示す電気めっき法による半導
体フリップチップ素子の半田バンプ電極の断面図である
。
体フリップチップ素子の半田バンプ電極の断面図である
。
【図２】図１の半田バンプ電極直下の接合部中心に、少
なくとも接合部より小さく可能な限り小さく開孔された
絶縁膜にあけられたコンタクトホールの部分示す拡大断
面図である。
なくとも接合部より小さく可能な限り小さく開孔された
絶縁膜にあけられたコンタクトホールの部分示す拡大断
面図である。
【図３】従来の電気めっき法による半導体フリップチッ
プ素子の半田バンプ電極の断面図である。
プ素子の半田バンプ電極の断面図である。
【図４】従来の半田バンプ電極を有する半導体フリップ
チップ素子の断面図である。
チップ素子の断面図である。
【図５】従来の半田バンプ電極を有する半導体フリップ
チップ素子のセラミック基板への実装状態を示す断面図
である。
チップ素子のセラミック基板への実装状態を示す断面図
である。
【図６】従来の半田バンプ電極を有する半導体フリップ
チップ素子のセラミック基板への実装時の応力の発生状
態を示す断面図である。
チップ素子のセラミック基板への実装時の応力の発生状
態を示す断面図である。
【図７】従来の半田バンプ電極を有する半導体フリップ
チップ素子のセラミック基板への実装時の半田バンプ電
極へのずれ力の発生状態を示す断面図である。
チップ素子のセラミック基板への実装時の半田バンプ電
極へのずれ力の発生状態を示す断面図である。
【図８】従来の問題点を示すシリコンチップのえぐれ状
態を示す断面図である。
態を示す断面図である。
【図９】従来の半導体フリップチップ素子の半田バンプ
電極への応力の発生状態を示す図３の部分拡大断面図で
ある。
電極への応力の発生状態を示す図３の部分拡大断面図で
ある。
４１ Ｐ型半導体基板
４２ Ｎ型半導体層
４３ 絶縁膜
４４，５１ コンタクトホール
４５ Ａｌ電極パッド
４６ ガラス膜（パッシベーション膜）４７，４
８ Ａｌ−Ｎｉ合金層，Ｎｉ層４９ Ｃｕ
めっき層 ５０ 半田バンプ
８ Ａｌ−Ｎｉ合金層，Ｎｉ層４９ Ｃｕ
めっき層 ５０ 半田バンプ
Claims (2)
- 【請求項１】 半導体基板と、該半導体基板上に形成
される絶縁膜と、該絶縁膜の一部に半導体基板と外部端
子とを電気的に接合するコンタクトホールを有し、該コ
ンタクトホールを覆うように絶縁膜上の一部に形成され
る配線金属電極と、該配線金属電極を含め、半導体表面
全体を覆うようにパッシベーション保護膜が形成され、
前記配線金属電極を覆う領域のパッシベーション保護膜
の一部が開孔され、この開孔部を通して配線金属電極と
半田バンプ電極が接続される半田バンプ電極を有する半
導体素子において、 （ａ）前記絶縁膜に開孔され、かつ前記半田バンプ電極
が形成される面の中心にコンタクトホールを形成し、（
ｂ）該コンタクトホールの直径を前記半田バンプ電極の
接続面の直径よりも小さくし、前記半田バンプ電極が形
成される面の端部を前記絶縁膜により半導体基板と分離
することを特徴とする半田バンプ電極を有する半導体素
子。 - 【請求項２】 前記コンタクトホールの直径を前記半
田バンプ電極の接続面の直径の５０乃至６０％にしてな
る請求項１記載の半田バンプ電極を有する半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401211A JPH04213832A (ja) | 1990-12-11 | 1990-12-11 | 半田バンプ電極を有する半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401211A JPH04213832A (ja) | 1990-12-11 | 1990-12-11 | 半田バンプ電極を有する半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04213832A true JPH04213832A (ja) | 1992-08-04 |
Family
ID=18511054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2401211A Withdrawn JPH04213832A (ja) | 1990-12-11 | 1990-12-11 | 半田バンプ電極を有する半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04213832A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2434557A2 (en) | 2010-09-27 | 2012-03-28 | Fujifilm Corporation | Photoelectric conversion element, solid-state imaging element, imaging apparatus, and method for manufacturing photoelectric conversion element |
| US8368788B2 (en) | 2010-05-18 | 2013-02-05 | Fujifilm Corporation | Solid-state imaging device and imaging apparatus |
-
1990
- 1990-12-11 JP JP2401211A patent/JPH04213832A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8368788B2 (en) | 2010-05-18 | 2013-02-05 | Fujifilm Corporation | Solid-state imaging device and imaging apparatus |
| EP2434557A2 (en) | 2010-09-27 | 2012-03-28 | Fujifilm Corporation | Photoelectric conversion element, solid-state imaging element, imaging apparatus, and method for manufacturing photoelectric conversion element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5435849B2 (ja) | 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法 | |
| JPH02246335A (ja) | テープ組立体をボンドさせた半導体装置及びその製造方法 | |
| US6717252B2 (en) | Semiconductor device | |
| JPH0378230A (ja) | 集積回路装置用バンプ電極の製造方法 | |
| US20060087039A1 (en) | Ubm structure for improving reliability and performance | |
| JP2002368155A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP3261912B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04213832A (ja) | 半田バンプ電極を有する半導体素子 | |
| JP2005109171A (ja) | 半導体装置およびその製造方法 | |
| JPH0793341B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH02168640A (ja) | 異なる基板間の接続構造 | |
| JPH07183330A (ja) | 半導体素子の配線基板への接続方法 | |
| JPH09148693A (ja) | フリップチップ実装用基板及びその製造方法 | |
| JP2564827B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0214536A (ja) | フリップチップ実装構造 | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 | |
| JPH04127547A (ja) | Ｌｓｉ実装構造体 | |
| JPS60214538A (ja) | 半導体チツプの搭載方法 | |
| KR0138843B1 (ko) | 전극이 양면에 형성된 광소자의 전극연결방법 | |
| JPH01286430A (ja) | 半導体チップの実装方法 | |
| JP3674550B2 (ja) | 半導体装置 | |
| JPH0745665A (ja) | 半導体装置 | |
| KR100460075B1 (ko) | 반도체 패키지의 확산 방지층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |