JPH0421975A - セクタマーク検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は記録再生装置において、記録媒体からデータを
読み取る時に使用されるセクタマーク検出装置に関する
。

［従来技術］ 近年、広い用途において、光デイスク装置等の情報記録
再生装置が用いられている。特に最近になって、扱われ
るデータ量が飛躍的に増大し、光デイスク装置等、大量
のデータの記録を行える光学的な記録再生装置が注目さ
れる状況にある。

ところで、上記光デイスク装置等ではデータは各トラッ
クにおいて、複数に分割された各セクタに直列的に記録
される。各セクタの先頭部分には特開昭６２−２０２３
３３号の従来例に開示されているようにセクタの開始点
を示すセクタマークが記録されている。

このセクタマークはセクタ開始点を示す重要なマークで
あり、このマークの検出により、タイミング制御が起動
することになるので、正しく検出できるような検出方法
又は検出装置が望まれる。

従来例においては、セクタマークとして複数のパターン
を使用し、このパターンをシフトレジスタにより並列化
し、これが比較用パターンと一致するか否かによりセク
タマーク検出信号を得るようにしている。

しかしながら、ディスクから読み取った信号には、欠陥
などにより、セクタマークと類似のパターンが含まれる
場合がある。

［発明が解決しようとする問題点］ 従来例のようにパターン全部を比較しないで、未検出を
防ぐような場合には、この欠陥により、誤検出が起こり
易くなるが、従来例ではこの対策が施されていない、ま
た、セクタマークが検出されない場合、補間のセクタマ
ーク検出信号を出力するようにしたものがあるが、この
補間のセクタマーク検出信号は、本来のセクタマーク検
出信号寄りも遅れて出力されるために、次のセクタマー
クの検出に失敗することがあるという問題がある。

本発明は上述な点にかんがみてなされたもので、従来例
で発生し易い誤検出を有効に防止することのできるセク
タマーク検出装置を提供することを目的とする。

［問題点を解決する手段及び作用］ 第１図（Ａ）に示すように本発明の概略を示ずセクタマ
ーク検出装置１は、読取り信号及びクロックＩＦ、２Ｆ
が入力され、セクタマーク（以下ＳＭと略記する）検出
信号及び補間ＳＭ検出信号を発生するＳＭ検出信号・補
間ＳＭ検出信号発生回路２と、これら両信号が入力され
、入力れる信号に応じて異なるゲート幅に切換えるゲー
ト幅切換信号Ｇｌ、Ｇ２を出力する誤検出禁止ゲート幅
切換回路３と、この回路３からのゲート幅切換信号Ｇｌ
、Ｇ２と、クロックＩＦとオアゲート４を介してＳＭ検
出信号及び補間ＳＭ検出信号のいずれかが入力され、前
記ＳＭ検出信号・補間ＳＭ検出信号発生回路２に誤検出
防止ゲート信号を出力する誤検出防止ゲート発生回路５
とから構成されている。

第１図（Ｂ）は、同図（＾）の動作を説明するタイミン
グチャートを示し、ＳＭ検出信号・補間ＳＭ検出信号発
生回路２には、第１図（Ｂ）のフォーマットに対応した
読取り信号が入力され、ＳＭを検出した場合にはＳＭ検
出信号を、検出しなかった未検出の場合には補間ＳＭ検
出信号を出力する。

これらいずれの検出信号もオアゲート４を経て誤検出防
止ゲート発生回路５に入力され、その検出信号の立下が
りで第１図（Ｂ）に示すように誤検出防止ゲートをアク
ティブにする。一方、誤検出禁止ゲート幅切換回路３は
、ＳＭ検出信号が入力されな場合には誤検出防止ゲート
発生回路５のゲート幅を次のセクタのＳＭが検出される
と予想されるタイミングの直前でインアクティブにする
ようなゲート幅切換信号Ｇ１を出力し、補間ＳＭ検出信
号が入力された場合には、次のセクタのＳＭが検出され
ると予想されるタイミングよりかなり前で誤検出防止ゲ
ートがインアクティブとなるようなゲート幅のゲート幅
切換信号Ｇ２を出力する。

尚、このインアクティブにするタイミングは、補間ＳＭ
検出信号の出力タイミングと、ディスクを回転させるス
ピンドルモータの回転偏差から決められる。

この本発明では正しくＳＭ検出信号が検出された場合に
は、誤検出防止ゲートがインアクティブになる期間は、
正常に検出されるタイミング近くのみになるので、誤検
出してしまうのを有効に防止できる。又、補間ＳＭ検出
信号が出力された場合には、誤検出防止ゲートをインア
クティブにする期間を早くしているので、補間ＳＭ検出
信号が出力されるタイミングがＳＭ検出信号が出力され
るタイミングより遅れても、次の８Ｍパターンの検出を
行う期間には誤検出防止ゲートを解除して、確実に８Ｍ
パターンの検出を行えるようにしている。

［実施例］ 以下、図面を参照して本発明を具体的に説明する。

第２図ないし第５図は本発明の１実施例に係り、第２図
は１実施例のセクタマーク検出装置の構成図、第３図は
１実施例の動作説明用タイミングチャート図、第４図は
誤検出防止ゲート発生回路の回路図、第５図は第４図の
動作説明用タイミングチャート図である。

第２図に示すように読取り信号中のＳＭ傷信号ＳＭ検出
信号・補間ＳＭ検出信号発生回路２内のインバータ２１
．２２を介してカウンタ２３のクリア端子ＣＬＲに印加
され、読取り信号が“Ｈ”の期間クロック端子に印加さ
れるクロック２ＦｃＬＫをカウント動作、カウント値を
ＳＭ幅検出のためのウィンドウ生成回路２４に出力する
。

このウィンドウ生成回路２４は、第３図に示すように入
力される読取り信号中のＳＭ傷信号対応して、そのカウ
ント値に基づいて２つの出力端からマーク幅検出信号ａ
、ｂを出力する。尚、このウィンドウ生成回路２４は、
デコーダで構成されている。上記ＳＭ傷信号基本クロッ
クＩＦＣＬにを１周期、つまりＩＴとして、３周期３Ｔ
及び５周期５Ｔの幅の組合せによって作られている。ウ
ィンドウ生成回路２４の出力ａ、ｂは、それぞれフリッ
プフロップ２５ａ、２５ｂのデータ入力端に印加され、
インバータ２１を通した読取り信号の立上がりでＱ出力
端から第３図のｃ、ｄで示す信号が出力される。各フリ
ップフロップ２５ａ。

２５ｂの出力ｃ、ｄは、それぞれ３周期３Ｔ及び５周期
５Ｔの各検出回路（３Ｔ検出回路２６ａ、５Ｔ検出回路
２６ｂ）に入力される。つまり、３周期３Ｔ、５周期５
Ｔの信号がウィンドウ生成回路２４に入力されると、フ
リップフロップ２５ａ。

２５ｂから第３図ｅ、ｄに示すような検出信号が得られ
る。

上記３Ｔ検出回路２６ａ、５Ｔ検出回路２６ｂには、ク
リスタル発振器等から出力されるクロックＩＦＣＬＫが
入力されるので、このクロックＩＦＣＬにに同期したマ
ーク検出信号ｅ、ｆが得られる。尚、クロック２ＦＣＬ
ＫはクロックＩＦｃＬにの２倍の周波数のクロックであ
る。この信号ｅ、ｆはデイレイ回路２７に入力される。

このデイレイ回路２７にはクロックＩＦｃＬにも入力さ
れる。このデイレイ回路２７は入力される信号ｅ。

ｆにおけるＳＭの最終パターンに一致させるように、他
の入力信号をデイレイさせる。つまり、第３図の信号ｆ
における最後に検出された信号ｆｎ（つまり信号ｇｌ）
に一致するように、他の信号ｆ１は信号ｇ２に、信号ｅ
は信号ｇ３となるようにデイレイされて出力される。こ
れらの信号ｇ２゜ｇ３．・・・は組合せ選択検出回路（
例えば５つの８Ｍパターンから３つの組合せを選択する
ので５０３検出回路と略記する。）２８に入力される。

このＳＣＳ検出回路２８には、信号ｆの最終のＳＭパタ
ーン検出信号ｇ１も入力され、入力信号ｇｌ。

ｇ２．ｇ３．・・・の組合せから８Ｍパターンであるこ
とを検出すると、ＳＭ検出信号りを出力する。

このＳＭ検出信号りは、補間ＳＭ検出信号発生回路２９
と、誤検出禁止ゲート幅発生回路３を構成するＳＲフリ
ップフロップのセット端子に印加される。

上記補間ＳＭ検出信号発生回路２９には、クロツクＩＦ
ＣＬにが入力され、ＳＭ検出信号りが入力されないと補
間ＳＭ検出信号ｉをフリップフロップのリセット端子に
出力する。

上記補間ＳＭ検出信号発生回路２９は、例えばカウンタ
で構成される。これはＳＭは等周期で検出されるべきこ
とを利用するもので、ＳＭ検出信号りでカウンタをリセ
ットする。通常、ＳＭ検出信号りが検出されているとき
はリセット信号が入るためカウンタは出力を出さない、
しかし、ＳＭ検出信号りが検出されないとカウント動作
が更に継続し、ある設定したカウント値に達しカウンタ
は出力を出すようにする。このカウンタの出力が補間Ｓ
Ｍ検出信号ｉとなる。また、本発明者による特開平１．
−２７７３６９（特願昭６３−１０５９７５）　、特願
昭６３−２５３２５８、特願平１３０８９７９に補間Ｓ
Ｍ検出信号発生回路の具体的構成が書かれており、この
構成でも良い。

上記ＳＭ検出信号り及び補間ＳＭ検出信号ｉは、オアゲ
ート４を経て、信号ｊとなり、誤検出防止ゲート発生回
路５に入力される。この誤検出防止ゲート発生回路５に
は、クロックＩＦＣＬＫと、フリップフロップのＱ出力
ｋ及びＱ（反転）出力１が入力され、例えば５０３＆出
回路２８に誤検出防止ゲート信号ｍを出力する。

上記フリップフロップはＳＭ検出信号りが入力されると
、信号ｋを誤検出防止ゲート発生回路５に、第１のゲー
ト幅切換信号Ｇ１として出力する。

つまり、この信号ｋが出力された場合には次に誤検出防
止ゲート信号ｍが解除されるタイミングは、５Ｃ３検出
回路２８が正規に３Ｍパターン検出を行うタイミングの
直前となるようにしている。換言するならば、誤検出を
防止している誤検出防止ゲート期間は長く設定してあり
、５Ｃ３検出回路２８が３Ｍパターン検出を行える期間
（つまりＳＭパターン検出窓期間）は短く設定される。

一方、ＳＭ検出信号りが出力されないと、補間ＳＭ検出
信号ｉが出力されることにより、フリップフロップは信
号ｐを第２のゲート幅切換信号Ｇ２として出力する。つ
まり、この信号１が出力された場合には、次に誤検出防
止ゲート信号ｍが解除されるタイミングを早くして（正
規に３Ｍパターン検出を行うタイミングよりも前になる
ようにして）、次の３Ｍパターン検出を確実に行えるよ
うにする。

第３図では、正常時検出時ゲート長を例えばＴ１とする
と、補間時ゲート長Ｔ２は、Ｔ２＜Ｔｌとなるようにし
ている。（又、８Ｍパターンを検出した正常時の場合に
おける次の信号ｍが“′Ｌ″′になる期間ｔ１は、８Ｍ
パターンの検出に失敗した場合における次の信号ｍが“
１．　ＴＩになる期間ｔ２より小さい（ｔｌ＜ｔ２＞に
なるようにしている。） 上記誤検出防止ゲート信号ｍは、具体的には第３図に示
すように信号ｊの立下がりで“Ｈ°′となり、信号ｋが
“Ｈ”であると、一定期間Ｔ１の後、“ｌ　ｌ、　ＩＩ
となるのに対し、信号ｐが“Ｈ”の場合には、一定期間
ＴＩより短い期間Ｔ２の後、ＩＩ　Ｌ”となるように設
定しである。この誤検出防止ゲート発生回路５は、例え
ば第４図に示すような構成である。

クロックＩＦＣＬには、第１カウンタ３１ａ及び第２カ
ウンタ３１ｂの各クロック入力端に印加され、各カウン
タ３１ａ、３１ｂのカウント出力はそれぞれ第１デコー
ダ３２ａ及び第２デコーダ３２ｂにそれぞれ入力され、
カウンタ３１ａ、３１ｂのカウント値が一定の値に達す
ると、デコーダ３２ａ、３２ｂの各出力ｎｌ、ｎ２は例
えば”Ｈ”１らＩＩ　Ｌ　ＩＩになるように設定しであ
る。

この実施例では、第１デコーダ３２ａは、第２デコーダ
３２ｂの場合よりも大きいカウント値で“Ｌ”となるよ
うに設定しである。

上記各デコーダ３２ａ、３２ｂの出力ｎｌ、ｎ２は、そ
れぞれアンドゲート３３ａ、３３ｂを介してオア回路３
４に入力され、このオア回路３４から　ｓＣ３Ｃ３検出
２８に出力される信号ｍが生成される。

上記アンドゲート３３ａ、３３ｂには、フリップ７０ツ
ブからの信号ｋ及び１がそれぞれ入力され、これらの信
号に、、１１によってデコーダ３２ａ。

３２ｂの出力ｎｌ、ｎ２はゲート通過又は阻止される。

尚、カウンタ３１ａ、３１ｂは、信号ｊの立下がりでリ
セットされるカウンタが用いである。

（ＩＩ　ＨＩＩでリセットされるカウンタ出も、微分回
路を用いて構成できる。） この誤検出防止ゲート発生回路５の動作を第５図に示す
。

第５図の信号ｊ、に、ｊは第４図の信号ｊ、ｋ。

ｐと同一であり、カウンタ３１ａ、３１ｂはそれぞれ信
号ｊの立下がりでカウントを始める。しかして、カウン
ト値が予め設定された値に達すると、まず第２デコーダ
３２ｂの出力ｎ２は第５図に示すように“Ｈ″から′Ｌ
″になる。その後、第１デコーダ３２ａの出力ｎ１も′
Ｈ”から′Ｌ″になる。一方、ＳＭ検出信号りが出力さ
れた場合にはフリップフロップのＱ出力ｋが“Ｈ”とな
るので、第１デコーダ３２ａの出力ｎ１がアンドゲート
３３ａ、オア回路３４を経て信号ｍとなって出力される
。

一方、補間ＳＭ信号が出力された場合には、回出力１が
°Ｈ°゛となるので第２デコーダ３２ｂの出力ｎ２がア
ントゲ−１−３３ｂ、オア回路３４を経て出力される。

尚、信号に、、１１は、デコーダ出力ｎ１．、ｎ２が一
旦゛Ｌ″′となった後”　Ｈ”に立上がる前に同時に反
転するので、信号ｍはこの反転に左右されることなく、
信号ｊの立下がりで”Ｈ″′に立上がることになる。

このように構成することにより、ＳＭ検出信号が発生し
た場合には、次の８Ｍパターン検出の際の検出窓が開く
期間を狭くして、誤検出を確実に防止し、一方補間ＳＭ
検出信号ｉが出力された場合には、早めに検出窓を広く
するようにして、この補間ＳＭ検出信号が出力されるタ
イミングが遅れても、次の８Ｍパターンの検出を確実に
行えるようにしている。

この誤検出防止ゲート信号ｍの誤検出防止ゲート長とし
ては、例えば１セクタ長が１０２４バイト／セクタ、転
送レートが５．５５Ｍ　［ｂｐｓｌの場合には、１３０
ｍｍ　Ｉ　Ｓ　Ｏ７ｔ　　’？　ットでは、約１．９６
ｍ　［ＳｅＣ］となるので、正常検出時の誤検出防止ゲ
ート長は、これからスピンドルモータ回転偏差とＳＭ部
を除いた時間長に設定される。例えばスピンドルモータ
の回転偏差を±０．５％とすると、１．９６ｘ０．９９
５５Ｍ長（”　７．２１ｓ　）　−１，９４ｍ　［Ｓｅ
Ｃ］程度に設定される。

補間ＳＭ検出信号発生時には、プリフォーマット部を除
いたゲート長が使用され、１．８７ｍ　［ＳｅＣ］程度
となる。

尚、ＳＭ検出信号りは図示しないディスクに記録された
信号の復調回路又は上位から転送された信号を変調する
変調回路に送られ、それらの回路を動作させるタイミン
グ信号として使用される。

尚、上記１実施例では、ＳＭ検出信号又は補間ＳＭ検出
信号がそれぞれ検出された場合とで、次の誤検出防止ゲ
ート信号のゲート長を切換えるようにしているが、補間
ＳＭ検出信号が出力されるか否かにより、ゲート長を切
換えても良い。又、ＳＭ検出信号が出力されるか否かに
応じて、次のゲート長を切換えるようにしても良い。

［発明の効果］ 以上述べたように本発明によれば、セクタマークの検出
によりセクタマーク検出信号を発生するセクタマーク検
出信号発生手段と、セクタマーク検出信号が発生しない
場合に補間のセクタマーク、つまり補間セクタマーク検
出信号を発生ずる補間セクタマーク検出信号発生手段と
、セクタマーク検出信号及び補間セクタマーク検出信号
との少なくとも一方の信号に基づいて、次のセクタマー
ク検出を行う際のセクタマーク誤検出を防止するセクタ
マーク誤検出防止ゲート信号を出力する誤検出防止ゲー
ト発生手段とを設け、セクタマーク検出信号が出力され
ない場合には次のセクタマーク検出を行う際の誤検出防
止ゲートを解除するタイミングを早くするようにしてい
るので、セクタマークの未検出を防止できる。又、セク
タマーク検出信号が出力された場合には、次のセクタマ
ークの誤検出を防止することができる。

【図面の簡単な説明】

第１図（八）は本発明の概略の構成図、第１図（８）は
同図（Ａ）の動作説明図、第２図ないし第５図は本発明
の１実施例に係り、第２図は１実施例のセクタマーク検
出装置の構成図、第３図は１実施例の動作説明用タイミ
ングチャート図、第４図は誤検出防止ゲート信号発生回
路の構成図、第５図は第４図の動作説明用タイミングチ
ャート図である。 １、・・・セクタマーク検出装置 ２・・・ＳＭ検出信号・補間ＳＭ検出信号発生回路３・
・・誤検出禁止ゲート幅切換回路 ４・・・オアゲート ５・・・誤検出防止ゲート発生回路 智 −へ 口　　　Ｃ

Claims (1)

1. 【特許請求の範囲】 記録用トラックに形成された複数の記録単位としてのセ
   クタを有する光学式記録媒体に、セクタ単位で記録、再
   生を行うために、セクタの始点を示すセクタマークを検
   出するセクタマーク検出装置において、 セクタマークを検出すると、セクタマーク検出信号を出
   力するセクタマーク検出信号発生手段と、前記セクタマ
   ーク検出信号が出力されない場合に、補間セクタマーク
   検出信号を出力する補間セクタマーク検出信号発生手段
   とを有し、前記セクタマーク検出信号及び補間セクタマ
   ーク検出信号との少なくとも一方に基づいて、前記セク
   タマーク検出信号発生手段の次のセクタマーク検出の誤
   動作を防止するための誤検出防止ゲート信号のゲート長
   を、前記補間セクタマーク検出信号を発生した場合には
   、セクタマーク検出信号を発生した場合より短くするセ
   クタマーク誤検出防止ゲート発生手段を設けたことを特
   徴とするセクタマーク検出装置。