JPH04230024A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04230024A JPH04230024A JP41776790A JP41776790A JPH04230024A JP H04230024 A JPH04230024 A JP H04230024A JP 41776790 A JP41776790 A JP 41776790A JP 41776790 A JP41776790 A JP 41776790A JP H04230024 A JPH04230024 A JP H04230024A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- aluminum
- forming
- semiconductor device
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
、特にコンタクト抵抗を一層低減した半導体装置の製造
方法に関するものである。
、特にコンタクト抵抗を一層低減した半導体装置の製造
方法に関するものである。
【０００２】
【従来の技術】シリコン半導体基体上にアルミ配線を形
成した半導体装置が広く実用化されている。この半導体
装置では、アルミスパイクを防止するため１％程度のシ
リコン含有したアルミニウムが配線用に用いられている
。このシリコンを含有したアルミニウムを用いる半導体
装置では、コンタクトホールにシリコンが析出してしま
いコンタクト抵抗が増大する不都合が生じていた。この
課題を解決する方法として、特開昭６２−７８８７８号
公報に開示されている方法が既知である。この既知の方
法では、配線用のアルミニウム層を形成する前に半導体
基体上にポリシリコン層を形成し、基体全面に亘って均
一にシリコンを析出させ、シリコンの析出がコンタクト
ホールに集中するのを防止している。
成した半導体装置が広く実用化されている。この半導体
装置では、アルミスパイクを防止するため１％程度のシ
リコン含有したアルミニウムが配線用に用いられている
。このシリコンを含有したアルミニウムを用いる半導体
装置では、コンタクトホールにシリコンが析出してしま
いコンタクト抵抗が増大する不都合が生じていた。この
課題を解決する方法として、特開昭６２−７８８７８号
公報に開示されている方法が既知である。この既知の方
法では、配線用のアルミニウム層を形成する前に半導体
基体上にポリシリコン層を形成し、基体全面に亘って均
一にシリコンを析出させ、シリコンの析出がコンタクト
ホールに集中するのを防止している。
【０００３】別の解決方法として、コンタクトホールの
底部にバリヤメタルを堆積する方法も実用化されている
。
底部にバリヤメタルを堆積する方法も実用化されている
。
【０００４】
【発明が解決しようとする課題】アルミニウム層を形成
する前にポリシリコン層を形成する方法は、簡単な方法
ではあるが、コンタクトホールへのシリコン析出量が若
干低下するにすぎず、コンタクト抵抗を十分に低下させ
ることができない実情である。また、バリヤメタルを堆
積させる方法は、フォトマスクを用いて堆積させねばな
らず、製造工程が面倒であるばかりでなく、製造価格も
高価になる不具合があった。
する前にポリシリコン層を形成する方法は、簡単な方法
ではあるが、コンタクトホールへのシリコン析出量が若
干低下するにすぎず、コンタクト抵抗を十分に低下させ
ることができない実情である。また、バリヤメタルを堆
積させる方法は、フォトマスクを用いて堆積させねばな
らず、製造工程が面倒であるばかりでなく、製造価格も
高価になる不具合があった。
【０００５】従って、本発明の目的は上述した欠点を解
消し、簡単な製造工程でコンタクトホールへのシリコン
析出量を大幅に低減でき、コンタクト抵抗を一層低減で
きる半導体装置の製造方法を提供するにある。
消し、簡単な製造工程でコンタクトホールへのシリコン
析出量を大幅に低減でき、コンタクト抵抗を一層低減で
きる半導体装置の製造方法を提供するにある。
【０００６】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体基体に層間絶縁膜を形成した後、
アルミ配線を形成するに際し、半導体基体表面に粗面処
理を行ない、次に所定の領域にコンタクトホールを形成
し、次に、シリコンを含有するアルミニウム層を形成し
、このアルミニウム層を形成すべき所定の配線パターン
に従って選択的に除去してアルミ配線を形成することを
特徴とするものである。
の製造方法は、半導体基体に層間絶縁膜を形成した後、
アルミ配線を形成するに際し、半導体基体表面に粗面処
理を行ない、次に所定の領域にコンタクトホールを形成
し、次に、シリコンを含有するアルミニウム層を形成し
、このアルミニウム層を形成すべき所定の配線パターン
に従って選択的に除去してアルミ配線を形成することを
特徴とするものである。
【０００７】
【作用】本発明者が種々の実験及び解析を行なった結果
、シリコンの析出位置は、平坦な部分ではなく、主とし
て角部や段差部に生ずることが判明した。すなわち、コ
ンタクトホールにおけるシリコン析出位置を確認したと
ころ、コンタクトホール底面の中央部ではなく、底面と
側壁とによって画成される角部に生じていた。この解析
結果に基けば、アルミニウム層を形成する前に半導体基
体のほぼ全面に亘って多数の角部を形成し、その後シリ
コンを含有したアルミニウム層を形成すれば、アルミニ
ウムに含有されたシリコンは半導体基体のほぼ全面に亘
って均一に分布するように析出し、コンタクトホールに
析出するシリコン量を極めて低減することができる。
、シリコンの析出位置は、平坦な部分ではなく、主とし
て角部や段差部に生ずることが判明した。すなわち、コ
ンタクトホールにおけるシリコン析出位置を確認したと
ころ、コンタクトホール底面の中央部ではなく、底面と
側壁とによって画成される角部に生じていた。この解析
結果に基けば、アルミニウム層を形成する前に半導体基
体のほぼ全面に亘って多数の角部を形成し、その後シリ
コンを含有したアルミニウム層を形成すれば、アルミニ
ウムに含有されたシリコンは半導体基体のほぼ全面に亘
って均一に分布するように析出し、コンタクトホールに
析出するシリコン量を極めて低減することができる。
【０００８】本発明は、上述した認識に基き、層間絶縁
膜を形成した後その上にポリシリコン層を形成し、次に
ポリシリコン層表面に粗面処理を施し全表面に亘って多
数の凹凸を形成する。凹凸の形成に伴って基体の全表面
に亘って多数の角部が形成され、各角部にほぼ均一にシ
リコンが析出し、析出シリコンは基体の全面に亘って均
一に分布する。この結果コンタクトホールに析出するシ
リコン量を極めて低減することができる。
膜を形成した後その上にポリシリコン層を形成し、次に
ポリシリコン層表面に粗面処理を施し全表面に亘って多
数の凹凸を形成する。凹凸の形成に伴って基体の全表面
に亘って多数の角部が形成され、各角部にほぼ均一にシ
リコンが析出し、析出シリコンは基体の全面に亘って均
一に分布する。この結果コンタクトホールに析出するシ
リコン量を極めて低減することができる。
【０００９】尚、層間絶縁膜としてＰ−ＳｉＯ のよう
な酸化シリコンを用いる場合、この酸化シリコン層表面
に粗面処理を施し、この上に直接シリコンを含有したア
ルミニウム層を形成してもほぼ同様の高価を達成できる
。従って、この場合ポリシリコン層の形成が不要になる
。
な酸化シリコンを用いる場合、この酸化シリコン層表面
に粗面処理を施し、この上に直接シリコンを含有したア
ルミニウム層を形成してもほぼ同様の高価を達成できる
。従って、この場合ポリシリコン層の形成が不要になる
。
【００１０】
【実施例】図１は本発明による半導体製造方法を説明す
るための一連の工程図である。本例では、Ｐ型基板上に
Ｎチャネル ＭＯＳトランジスタを形成する例について
説明する。図１（ａ） に示すように、Ｐ型シリコン基
板１に、例えば ＬＯＣＯＳ法により厚さ７００ｎｍの
シリコン酸化膜から成る素子分離絶縁膜２を形成する。 次に、９５０ ℃の酸素雰囲気で酸化処理を行ない、ゲ
ート絶縁膜３を形成するための厚さ２０ｎｍのシリコン
酸化膜を形成する。次に、原料ガスとしてモノシランを
用い減圧 ＣＶＤ法によりゲート電極４を形成するため
の膜厚４００ｎｍ のポリシリコン層を形成する。次に
、ホトエッチングにより多結晶シリコン層を除去すると
共にさらにシリコン酸化膜を除去してゲートパターンを
形成する。エッチングは、反応ガスとして例えば六フッ
化イオウと酸素を用いる異方性エッチングを用いること
ができる。次に、図１（ｂ） に示すように、ゲート電
極をマスクにして、イオン注入により、ヒ素を注入して
ソース及びドレイン拡散領域５及び６を形成する。次に
、窒素雰囲気下で ９５０℃３０分間加熱処理して不純
物活性化を行なう。次に、モノシランとフォスフィンジ
ボランを原料ガスとし、常圧ＣＶＤ 法により膜厚６０
０ｎｍ のＢＰＳＧ膜を層間絶縁膜７として形成する。 次に、層間絶縁膜７上に減圧ＣＶＤ 法により例えば厚
さ１００ｎｍのポリシリコン層８を形成する。次に、ポ
リシリコン層８の表面に粗面処理を施こす。この粗面処
理として、反応ガスとしてアルゴンガスを用い逆スパッ
タ法によるＲＦエッチングやＣＨＦ３、Ｃ２Ｆ６及びＨ
ｅの混合ガスによるドライエッチングを用いることがで
きる。このドライエッチングでは、入射イオンの入射エ
ネルギーに差異があるため微小な凹凸を形成することが
できる。また、エッチング深さは数１０Å程度とする。 尚、ポリシリコン層８は不純物をドープしたポリシリコ
ン又は不純物がドープされていないアンドープポリシリ
コンの両方を用いることができる。次に、図（ｃ） に
示すように、 ＲＩＥエッチングによりソース及びドレ
イン用のコンタクトホール９ａ及び９ｂを形成する。次
に、１％のシリコンを含有したアルミニウム層１０を形
成し、その後ホトエッチングにより所定の配線パターン
に従って選択的にアルミニウム層を除去してアルミ配線
パターンを形成する。このホトエッチングにおいて、ポ
リシリコン層８が不純物を含んでいる場合にはアルミニ
ウム層１０とポリシリコン層８の両方をエッチングし、
アンド−プポリシリコンの場合アルミニウム層１０だけ
をエッチングする。
るための一連の工程図である。本例では、Ｐ型基板上に
Ｎチャネル ＭＯＳトランジスタを形成する例について
説明する。図１（ａ） に示すように、Ｐ型シリコン基
板１に、例えば ＬＯＣＯＳ法により厚さ７００ｎｍの
シリコン酸化膜から成る素子分離絶縁膜２を形成する。 次に、９５０ ℃の酸素雰囲気で酸化処理を行ない、ゲ
ート絶縁膜３を形成するための厚さ２０ｎｍのシリコン
酸化膜を形成する。次に、原料ガスとしてモノシランを
用い減圧 ＣＶＤ法によりゲート電極４を形成するため
の膜厚４００ｎｍ のポリシリコン層を形成する。次に
、ホトエッチングにより多結晶シリコン層を除去すると
共にさらにシリコン酸化膜を除去してゲートパターンを
形成する。エッチングは、反応ガスとして例えば六フッ
化イオウと酸素を用いる異方性エッチングを用いること
ができる。次に、図１（ｂ） に示すように、ゲート電
極をマスクにして、イオン注入により、ヒ素を注入して
ソース及びドレイン拡散領域５及び６を形成する。次に
、窒素雰囲気下で ９５０℃３０分間加熱処理して不純
物活性化を行なう。次に、モノシランとフォスフィンジ
ボランを原料ガスとし、常圧ＣＶＤ 法により膜厚６０
０ｎｍ のＢＰＳＧ膜を層間絶縁膜７として形成する。 次に、層間絶縁膜７上に減圧ＣＶＤ 法により例えば厚
さ１００ｎｍのポリシリコン層８を形成する。次に、ポ
リシリコン層８の表面に粗面処理を施こす。この粗面処
理として、反応ガスとしてアルゴンガスを用い逆スパッ
タ法によるＲＦエッチングやＣＨＦ３、Ｃ２Ｆ６及びＨ
ｅの混合ガスによるドライエッチングを用いることがで
きる。このドライエッチングでは、入射イオンの入射エ
ネルギーに差異があるため微小な凹凸を形成することが
できる。また、エッチング深さは数１０Å程度とする。 尚、ポリシリコン層８は不純物をドープしたポリシリコ
ン又は不純物がドープされていないアンドープポリシリ
コンの両方を用いることができる。次に、図（ｃ） に
示すように、 ＲＩＥエッチングによりソース及びドレ
イン用のコンタクトホール９ａ及び９ｂを形成する。次
に、１％のシリコンを含有したアルミニウム層１０を形
成し、その後ホトエッチングにより所定の配線パターン
に従って選択的にアルミニウム層を除去してアルミ配線
パターンを形成する。このホトエッチングにおいて、ポ
リシリコン層８が不純物を含んでいる場合にはアルミニ
ウム層１０とポリシリコン層８の両方をエッチングし、
アンド−プポリシリコンの場合アルミニウム層１０だけ
をエッチングする。
【００１１】本発明は上述した実施例だけに限定されず
種々の変形が可能である。例えば、上述実施例では Ｍ
ＯＳトランジスタの製造方法を例にして説明したが、バ
イポーラトランジスタをはじめとして他の種々の半導体
装置の製造にも適用することができる。
種々の変形が可能である。例えば、上述実施例では Ｍ
ＯＳトランジスタの製造方法を例にして説明したが、バ
イポーラトランジスタをはじめとして他の種々の半導体
装置の製造にも適用することができる。
【００１２】また、上述した実施例では、層間絶縁膜上
にポリシリコン層を形成し、このポリシリコン層表面に
粗面処理を施す例を以て説明したが、層間絶縁膜として
Ｐ−ＳｉＯ のような酸化シリコンを用いる場合、ポリ
シリコン層を形成せず、酸化シリコン層表面を直接粗面
処理し、その上にシリコン含有アルミニウム層を形成す
ることもできる。
にポリシリコン層を形成し、このポリシリコン層表面に
粗面処理を施す例を以て説明したが、層間絶縁膜として
Ｐ−ＳｉＯ のような酸化シリコンを用いる場合、ポリ
シリコン層を形成せず、酸化シリコン層表面を直接粗面
処理し、その上にシリコン含有アルミニウム層を形成す
ることもできる。
【００１３】
【発明の効果】以上説明したように本発明によれば、半
導体基体表面に粗面処理を行ない基体のほぼ全面に亘っ
て微小な凹凸を形成し、その後アルミニウム層を形成し
ているから、シリコンが基体全面に亘って均一に析出す
る。この結果、コンタクトホールへのシリコン析出の集
中を防止でき、コンタクト抵抗を一層低減することがで
きる。
導体基体表面に粗面処理を行ない基体のほぼ全面に亘っ
て微小な凹凸を形成し、その後アルミニウム層を形成し
ているから、シリコンが基体全面に亘って均一に析出す
る。この結果、コンタクトホールへのシリコン析出の集
中を防止でき、コンタクト抵抗を一層低減することがで
きる。
【図１】図１は本発明による半導体装置の製造方法の一
連の工程を示す断面図である。
連の工程を示す断面図である。
１ 基板
７ 層間絶縁膜
８ ポリシリコン層
９ａ，９ｂ コンタクトホール
１０ アルミニウム層
Claims (2)
- 【請求項１】 半導体基体に層間絶縁膜を形成した後
、アルミ配線を形成するに際し、半導体基体表面に粗面
処理を行ない、次に所定の領域にコンタクトホールを形
成し、次に、シリコンを含有するアルミニウム層を形成
し、このアルミニウム層を形成すべき所定の配線パター
ンに従って選択的に除去してアルミ配線を形成すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方
法において、層間絶縁膜上にポリシリコン層を形成し、
このポリシリコン層表面に粗面処理を行ない、次に所定
の領域にコンタクトホールを形成し、次にポリシリコン
層上にシリコンを含有するアルミニウム層を形成するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41776790A JPH04230024A (ja) | 1990-12-27 | 1990-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41776790A JPH04230024A (ja) | 1990-12-27 | 1990-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04230024A true JPH04230024A (ja) | 1992-08-19 |
Family
ID=18525811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41776790A Pending JPH04230024A (ja) | 1990-12-27 | 1990-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04230024A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0593031A3 (en) * | 1992-10-14 | 1994-09-07 | Sony Corp | Semiconductor laser and method of manufacturing same |
| US5621746A (en) * | 1992-10-14 | 1997-04-15 | Sony Corporation | Semiconductor laser and method of manufacturing same |
| JP2015185793A (ja) * | 2014-03-26 | 2015-10-22 | 株式会社豊田中央研究所 | 半導体装置 |
-
1990
- 1990-12-27 JP JP41776790A patent/JPH04230024A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0593031A3 (en) * | 1992-10-14 | 1994-09-07 | Sony Corp | Semiconductor laser and method of manufacturing same |
| US5621746A (en) * | 1992-10-14 | 1997-04-15 | Sony Corporation | Semiconductor laser and method of manufacturing same |
| JP2015185793A (ja) * | 2014-03-26 | 2015-10-22 | 株式会社豊田中央研究所 | 半導体装置 |
| US9437700B2 (en) | 2014-03-26 | 2016-09-06 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4432132A (en) | Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features | |
| US4808544A (en) | LDD structure containing conductive layer between gate oxide and sidewall spacer | |
| US5173437A (en) | Double polysilicon capacitor formation compatable with submicron processing | |
| JPH0774320A (ja) | 半導体装置の製造方法 | |
| JPH07263684A (ja) | 電界効果トランジスタの製造方法 | |
| JP3394859B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0147020B2 (ja) | ||
| US5115296A (en) | Preferential oxidization self-aligned contact technology | |
| JPH0897370A (ja) | 拡散層抵抗の形成方法 | |
| JPH04230024A (ja) | 半導体装置の製造方法 | |
| JPH0324727A (ja) | 半導体装置の製造方法 | |
| JPS603158A (ja) | 電界効果トランジスタの形成方法 | |
| JP3088556B2 (ja) | 半導体装置の製法 | |
| JPH04368125A (ja) | 半導体装置及びその製造方法 | |
| JP3039419B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02226727A (ja) | Ｌｄｄ型ｍｏｓ半導体装置の製造方法 | |
| KR100192538B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JP3489232B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0547783A (ja) | 半導体装置の製造方法 | |
| JP3003804B2 (ja) | 半導体装置の製造方法 | |
| JPH07122641A (ja) | 半導体装置の自己整合コンタクト製造方法 | |
| JPH01208865A (ja) | 半導体装置の製造方法 | |
| JPH04106982A (ja) | 半導体装置の製造方法 | |
| JPH0640543B2 (ja) | 半導体装置の製造方法 |