JPS6145548Y2 - - Google Patents
Info
- Publication number
- JPS6145548Y2 JPS6145548Y2 JP1980158991U JP15899180U JPS6145548Y2 JP S6145548 Y2 JPS6145548 Y2 JP S6145548Y2 JP 1980158991 U JP1980158991 U JP 1980158991U JP 15899180 U JP15899180 U JP 15899180U JP S6145548 Y2 JPS6145548 Y2 JP S6145548Y2
- Authority
- JP
- Japan
- Prior art keywords
- program
- data
- memory
- processing
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案はプログラム実行装置に関し、特にマイ
クロコンピユータ等の命令実行機能を有する処理
システムの中に独特のデータ格納機能を有するプ
ログラム実行装置に関する。
クロコンピユータ等の命令実行機能を有する処理
システムの中に独特のデータ格納機能を有するプ
ログラム実行装置に関する。
従来のマイクロコンピユータのシステム構成は
与えられたプログラムの命令を解読及び実行する
中央演算処理装置(以下、CPUという)、前記プ
ログラムを格納する為の記憶装置(以下、プログ
ラムメモリという)、処理途中あるいは処理結果
を示すデータを格納する為の記憶装置(以下、デ
ータメモリという)、人力機構や被制御系等の周
辺機器と情報のやり取りを行なう入出力装置(以
下、I/O装置という)から構成されている。し
かしながら、このシステムの中でプログラムメモ
リ及びデータメモリは他の装置と独立して設けら
れているため、プログラムメモリの内容を複写す
ることにより、同一のCPU,I/O装置及びデ
ータメモリを使用すれば、そのマイクロコンピユ
ータシステムと同一のシステムを容易に作成する
ことができる。
与えられたプログラムの命令を解読及び実行する
中央演算処理装置(以下、CPUという)、前記プ
ログラムを格納する為の記憶装置(以下、プログ
ラムメモリという)、処理途中あるいは処理結果
を示すデータを格納する為の記憶装置(以下、デ
ータメモリという)、人力機構や被制御系等の周
辺機器と情報のやり取りを行なう入出力装置(以
下、I/O装置という)から構成されている。し
かしながら、このシステムの中でプログラムメモ
リ及びデータメモリは他の装置と独立して設けら
れているため、プログラムメモリの内容を複写す
ることにより、同一のCPU,I/O装置及びデ
ータメモリを使用すれば、そのマイクロコンピユ
ータシステムと同一のシステムを容易に作成する
ことができる。
従つて、テレビゲーム等に用いられているマイ
クロコンピユータシステムの様にプログラムの秘
密性を要するシステムにあつては、新規に開発し
たゲームプログラムの模倣及びシステムの模倣を
簡単に他に許してしまうという大きな欠点があつ
た。尚、これを回避するためにプログラムメモリ
の内容を複写できないようにプログラムの設定順
序を変えたり、プログラムコードを暗号化したり
する工夫は種々なされているが、末だ完全な回避
策は提供されていない。
クロコンピユータシステムの様にプログラムの秘
密性を要するシステムにあつては、新規に開発し
たゲームプログラムの模倣及びシステムの模倣を
簡単に他に許してしまうという大きな欠点があつ
た。尚、これを回避するためにプログラムメモリ
の内容を複写できないようにプログラムの設定順
序を変えたり、プログラムコードを暗号化したり
する工夫は種々なされているが、末だ完全な回避
策は提供されていない。
本考案の目的は、プログラムの複写を許しても
複写プログラムだけでは同様の動作を実行しない
システムのプログラム実行装置を提供することに
ある。
複写プログラムだけでは同様の動作を実行しない
システムのプログラム実行装置を提供することに
ある。
即ち、本考案はプログラム実行による処理デー
タの格納方式に工夫を加えて、プログラム自体の
模倣は許しても、そのシステムの模倣を許さない
ようにしたものである。
タの格納方式に工夫を加えて、プログラム自体の
模倣は許しても、そのシステムの模倣を許さない
ようにしたものである。
以下、本考案の一実施例を図面を参照して詳細
に説明する。
に説明する。
第1図は本考案のプログラム実行装置をテレビ
ゲームシステムに適用したもので、その主構成は
CPU1、プログラムメモリ2、データメモリ3
I/O装置5、テレビ画面上に表示する画像また
は文字の内容を記憶する為の画像データメモリ
6、画像データメモリ6の内容を順次読出し、そ
のデータに対応した輝度信号および色信号をテレ
ビの同期信号と合成することにより、映像信号を
作るテレビインタフエース装置7、及びプログラ
ム実行により作成されたデータを特殊な方式で格
納するデータプロセツサ4を含み、テレビインタ
フエース装置7にブラウン管8を接続する事によ
りゲームの画像が表示される。CPU1はプログ
ラムメモリ2に予め設定されたプログラムを順次
読み出し、その命令の組み合せによりI/O装置
5から入力される入力条件、たとえば、方向転換
レバーやミサイル発射ボタン等の状態を判別し、
それに従つてデータメモリ3の書換えや比較等の
操作を行ない、その結果をもとに画像データメモ
リ6の書換え操作を行なう。この一連のプログラ
ム処理においてデータメモリ3はCPUの処理結
果をデータとして記憶するメモリである。従来の
システムはこのデータメモリ3だけが処理データ
の記憶部として設定されていたために、プログラ
ムメモリ2内のプログラムが複写されると容易に
システムの模倣ができるようになつていた。
ゲームシステムに適用したもので、その主構成は
CPU1、プログラムメモリ2、データメモリ3
I/O装置5、テレビ画面上に表示する画像また
は文字の内容を記憶する為の画像データメモリ
6、画像データメモリ6の内容を順次読出し、そ
のデータに対応した輝度信号および色信号をテレ
ビの同期信号と合成することにより、映像信号を
作るテレビインタフエース装置7、及びプログラ
ム実行により作成されたデータを特殊な方式で格
納するデータプロセツサ4を含み、テレビインタ
フエース装置7にブラウン管8を接続する事によ
りゲームの画像が表示される。CPU1はプログ
ラムメモリ2に予め設定されたプログラムを順次
読み出し、その命令の組み合せによりI/O装置
5から入力される入力条件、たとえば、方向転換
レバーやミサイル発射ボタン等の状態を判別し、
それに従つてデータメモリ3の書換えや比較等の
操作を行ない、その結果をもとに画像データメモ
リ6の書換え操作を行なう。この一連のプログラ
ム処理においてデータメモリ3はCPUの処理結
果をデータとして記憶するメモリである。従来の
システムはこのデータメモリ3だけが処理データ
の記憶部として設定されていたために、プログラ
ムメモリ2内のプログラムが複写されると容易に
システムの模倣ができるようになつていた。
この点、本実施例は第1図にも明示したように
データメモリ3の外にデータプロセツサ4をデー
タ記憶部の一部として設けている。即ち、CPU
1が実行したプログラムの処理結果はデータメモ
リ3とデータプロセツサ4とに格納するように構
成している。特にデータプロセツサ4として内部
にプログラムを有する1チツプマイクロコンピユ
ータを用いる方がよい。1チツプマイクロコンピ
ユータ内のROMにデータ格納手順をプログラム
しておけば、CPU1から送られるデータが所定
の条件を満足する時には、そのROMに設定され
ているデータ格納手順に従つて1チツプマイクロ
コンピユータ内のRAMにデータが記憶される。
しかも、1チツプマイクロコンピユータのROM
内のプログラムは外部から読み出すことは極めて
困難であり、どういう方式でデータが1チツプマ
イクロコンピユータ内のRAMに格納されるかを
知ることはできない。従つて、プログラムメモリ
2内のプログラムが複写されても、1チツプマイ
クロコンピユータ内のROMが判らない限りシス
テムの模倣は不可能となる。その結果、同一シス
テムを複製することはできなくなり、システムの
機密性は十分保持される。
データメモリ3の外にデータプロセツサ4をデー
タ記憶部の一部として設けている。即ち、CPU
1が実行したプログラムの処理結果はデータメモ
リ3とデータプロセツサ4とに格納するように構
成している。特にデータプロセツサ4として内部
にプログラムを有する1チツプマイクロコンピユ
ータを用いる方がよい。1チツプマイクロコンピ
ユータ内のROMにデータ格納手順をプログラム
しておけば、CPU1から送られるデータが所定
の条件を満足する時には、そのROMに設定され
ているデータ格納手順に従つて1チツプマイクロ
コンピユータ内のRAMにデータが記憶される。
しかも、1チツプマイクロコンピユータのROM
内のプログラムは外部から読み出すことは極めて
困難であり、どういう方式でデータが1チツプマ
イクロコンピユータ内のRAMに格納されるかを
知ることはできない。従つて、プログラムメモリ
2内のプログラムが複写されても、1チツプマイ
クロコンピユータ内のROMが判らない限りシス
テムの模倣は不可能となる。その結果、同一シス
テムを複製することはできなくなり、システムの
機密性は十分保持される。
尚、データプロセツサ4は例えばCPU1から
出力される情報のうち所定のビツトの状態を判別
して、決められた状態の時のみ自身のメモリにデ
ータを書き込んだり、指定されたデータアドレス
の内容を出力したりする。またCPU1との間で
データ自体を変換してやり取りを行なつてもよ
い。
出力される情報のうち所定のビツトの状態を判別
して、決められた状態の時のみ自身のメモリにデ
ータを書き込んだり、指定されたデータアドレス
の内容を出力したりする。またCPU1との間で
データ自体を変換してやり取りを行なつてもよ
い。
尚、この考案はCPU処理後のデータの格納手
順を従来の方式と異ならしめることを特徴とする
もので、データプロセツサをデータ格納部として
使用することにより処理手順の機密化を計るもの
である。従つて、テレビゲーム機器以外のシステ
ムにも十分適用できる。
順を従来の方式と異ならしめることを特徴とする
もので、データプロセツサをデータ格納部として
使用することにより処理手順の機密化を計るもの
である。従つて、テレビゲーム機器以外のシステ
ムにも十分適用できる。
第1図は本考案の一実施例を示す要部ブロツク
図である。 1……CPU、2……プログラムメモリ、3…
…データメモリ、4……データプロセツサ、5…
…I/O装置、6……画像データメモリ、7……
テレビインタフエース装置、8……ブラウン管
(表示部)。
図である。 1……CPU、2……プログラムメモリ、3…
…データメモリ、4……データプロセツサ、5…
…I/O装置、6……画像データメモリ、7……
テレビインタフエース装置、8……ブラウン管
(表示部)。
Claims (1)
- プログラムが設定されるプログラムメモリと、
そのプログラムに基いて処理を実行するプログラ
ム処理部と、前記処理実行時に取り扱われるデー
タの一部が記憶されるデータメモリと、前記デー
タの他部が記憶されるメモリを同一チツプ上に有
するシングルチツプマイクロコンピユータとを有
し、前記データの他部は前記シングルチツプマイ
クロコンピユータのプログラムメモリに予め記憶
されているプログラムに基いて該シングルチツプ
マイクロコンピユータ内のメモリに記憶されるこ
とを特徴とするプログラム実行装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980158991U JPS6145548Y2 (ja) | 1980-11-06 | 1980-11-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980158991U JPS6145548Y2 (ja) | 1980-11-06 | 1980-11-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5784054U JPS5784054U (ja) | 1982-05-24 |
| JPS6145548Y2 true JPS6145548Y2 (ja) | 1986-12-22 |
Family
ID=29518029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980158991U Expired JPS6145548Y2 (ja) | 1980-11-06 | 1980-11-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145548Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS516628A (ja) * | 1974-07-08 | 1976-01-20 | Hitachi Ltd |
-
1980
- 1980-11-06 JP JP1980158991U patent/JPS6145548Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5784054U (ja) | 1982-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2239810A (en) | Computer game control apparatus | |
| JPS6145548Y2 (ja) | ||
| JPS59183409A (ja) | 数値制御装置 | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JPS6313210B2 (ja) | ||
| JPS6339928B2 (ja) | ||
| JPH02183330A (ja) | データ処理装置 | |
| JP2684663B2 (ja) | マイクロプログラム制御回路 | |
| JPH02311947A (ja) | コプロセッサの誤り修正方式 | |
| JPS60250438A (ja) | 情報処理装置 | |
| JPH03149621A (ja) | マイクロプロセッサ | |
| JPS60254344A (ja) | メモリアドレス割付け方式 | |
| JPS6029410B2 (ja) | マイクロプログラム制御方式 | |
| JPS61133440A (ja) | デ−タ処理装置 | |
| JPS62282327A (ja) | 情報処理装置 | |
| JPS5952348A (ja) | マイクロプログラム制御装置 | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| JPH0228749A (ja) | データ処理装置 | |
| JPS6224325A (ja) | 演算処理装置 | |
| JPH0690727B2 (ja) | マイクロ・プロセツサ | |
| JPS6029411B2 (ja) | マイクロプログラム制御方式 | |
| JPH04140840A (ja) | 情報処理装置 | |
| JPH0423290B2 (ja) | ||
| JPS58166387A (ja) | 画像メモリ読出し方式 | |
| JPS5847799B2 (ja) | メモリ保護装置 |