JPH0423963B2 - - Google Patents
Info
- Publication number
- JPH0423963B2 JPH0423963B2 JP60085816A JP8581685A JPH0423963B2 JP H0423963 B2 JPH0423963 B2 JP H0423963B2 JP 60085816 A JP60085816 A JP 60085816A JP 8581685 A JP8581685 A JP 8581685A JP H0423963 B2 JPH0423963 B2 JP H0423963B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current
- capacitor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電流制御型発振器の回路構造に関す
る。
る。
（従来の技術）
電圧制御型発振器（VCO）などに利用される
電流制御型発振器は、通常、入力信号電圧で動作
制御される２つの定電流回路と、この２つの定電
流回路と一つの容量との間を周期的に交互に切替
え接続する電流切替回路とを基本として回路構成
される。すなわち、一つの容量に定電流回路の一
方の電流を通じて充電し、ついで他方の定電流回
路に切替えて充電電荷を引張らせ放電せしめる周
期動作によつて発振出力を得るものである。通
常、電流切替回路は２つの定電流回路の間に挿入
されるCMOSインバータで構成され、一つの容
量はそのインバータ出力端子と電源端子の一つ
（例えば地気端子）との間に接続される。また、
このインバータのゲート電極には、充放電により
変化する容量の端子間電圧を２値化した信号が帰
還され、所謂自走発振回路として構成されるのが
常である。通常、この信号変換にはシユミツト・
トリガ回路が使用される。この場合の発信周波数
pscを一般式で記述すればつぎの通りである。
電流制御型発振器は、通常、入力信号電圧で動作
制御される２つの定電流回路と、この２つの定電
流回路と一つの容量との間を周期的に交互に切替
え接続する電流切替回路とを基本として回路構成
される。すなわち、一つの容量に定電流回路の一
方の電流を通じて充電し、ついで他方の定電流回
路に切替えて充電電荷を引張らせ放電せしめる周
期動作によつて発振出力を得るものである。通
常、電流切替回路は２つの定電流回路の間に挿入
されるCMOSインバータで構成され、一つの容
量はそのインバータ出力端子と電源端子の一つ
（例えば地気端子）との間に接続される。また、
このインバータのゲート電極には、充放電により
変化する容量の端子間電圧を２値化した信号が帰
還され、所謂自走発振回路として構成されるのが
常である。通常、この信号変換にはシユミツト・
トリガ回路が使用される。この場合の発信周波数
pscを一般式で記述すればつぎの通りである。
１／psc＝2C／I0・（VSH−VSL）＋4td
ただし、
I0…定電流回路の定電流値
Ｃ…容量の大きさ
VSH，VSL…シユミツト・トリガ回路のヒステリ
シス電圧値 td…シユミツト回路およびインバータの動作遅延
時間 （発明が解決しようとする問題点） 既に述べたようにこの発振器は自走発振器なの
で、CMOSインバータの電流切替回路とこれを
動作制御するシユミツト・トリガ回路とは回路動
作上相互に関連し合う。従つて、このループ回路
が正常に動作しなくなると発振モードが乱れ、発
振周波数pscが変化する。通常の回路ではCMOS
インバータのしきい値は電源電圧の1/2に設計さ
れ、これに伴ないシユミツト・トリガ回路の基準
電圧もこれと等しい電圧に設定される。しかしな
がら、一般にMOS電界効果トランジスタのチヤ
ネル長（ゲート長）は製造工程においてバラツキ
を生じ易く、それによるゲートしきい値のバラツ
キはロツト間で±20％にも及びことがある。また
一方、シユミツト・トリガ回路の出力電圧特性
は、回路全体の発振限界近傍では一般に鈍い立上
がりおよび立下がり波形を示すので、このように
トランジスタのゲートしきい値にバラツキがあ
と、基準電圧をロツト毎に調整するか或いは出力
電圧特性そのものを方形波形に改善しない限りイ
ンバータの電流切替動作タイミングに変動を与え
る。すなわち、規定された発振周波数を出力し得
なくなる。このように従来回路構成の電流制御型
発振器は、電流切替回路を構成するCMOSイン
バータのゲートしきい値のバラツキに対して繁雑
な対応しかできず、きわめて量産性に乏しい欠点
を有する。
シス電圧値 td…シユミツト回路およびインバータの動作遅延
時間 （発明が解決しようとする問題点） 既に述べたようにこの発振器は自走発振器なの
で、CMOSインバータの電流切替回路とこれを
動作制御するシユミツト・トリガ回路とは回路動
作上相互に関連し合う。従つて、このループ回路
が正常に動作しなくなると発振モードが乱れ、発
振周波数pscが変化する。通常の回路ではCMOS
インバータのしきい値は電源電圧の1/2に設計さ
れ、これに伴ないシユミツト・トリガ回路の基準
電圧もこれと等しい電圧に設定される。しかしな
がら、一般にMOS電界効果トランジスタのチヤ
ネル長（ゲート長）は製造工程においてバラツキ
を生じ易く、それによるゲートしきい値のバラツ
キはロツト間で±20％にも及びことがある。また
一方、シユミツト・トリガ回路の出力電圧特性
は、回路全体の発振限界近傍では一般に鈍い立上
がりおよび立下がり波形を示すので、このように
トランジスタのゲートしきい値にバラツキがあ
と、基準電圧をロツト毎に調整するか或いは出力
電圧特性そのものを方形波形に改善しない限りイ
ンバータの電流切替動作タイミングに変動を与え
る。すなわち、規定された発振周波数を出力し得
なくなる。このように従来回路構成の電流制御型
発振器は、電流切替回路を構成するCMOSイン
バータのゲートしきい値のバラツキに対して繁雑
な対応しかできず、きわめて量産性に乏しい欠点
を有する。
本発明の目的は、上記の情況に鑑み、電界効果
トランジスタにおけるゲートしきい値のバラツキ
によつて電流切替タイミングが影響されない電流
切替回路を備えた電流制御型発振器を提供するこ
とである。
トランジスタにおけるゲートしきい値のバラツキ
によつて電流切替タイミングが影響されない電流
切替回路を備えた電流制御型発振器を提供するこ
とである。
（問題点を解決するための手段）
本発明の電流制御型発振器は、電源端子の一つ
に入力側または出力側の何れか一方をそれぞれ接
続し入力信号電圧でそれぞれ動作制御される２つ
の定電流回路と、前記２つの定電流回路の間に接
続される互いに異なる極性の２つの電界効果トラ
ンジスタ差動増幅器の並列接続からなり入力する
２値信号の何れか一方にそれぞれ応答して前記定
電流回路のそれぞれと共通差動出力端子との間を
交互に切替え接続する電流切替回路と、前記共通
差動出力端子と電源端子の一つとの間に接続され
前記電流切替回路の切替動作毎に交互に充放電を
繰り返す容量と、前記容量の両端電圧と前記２つ
の電界効果トランジスタ差動増幅器のリフアレン
ス電圧に等しく設定される基準電圧とのレベル差
を２値化し前記２つの電界効果トランジスタ差動
増幅器の入力信号として電流切替回路に帰還する
信号変換回路とを備えることを含む。
に入力側または出力側の何れか一方をそれぞれ接
続し入力信号電圧でそれぞれ動作制御される２つ
の定電流回路と、前記２つの定電流回路の間に接
続される互いに異なる極性の２つの電界効果トラ
ンジスタ差動増幅器の並列接続からなり入力する
２値信号の何れか一方にそれぞれ応答して前記定
電流回路のそれぞれと共通差動出力端子との間を
交互に切替え接続する電流切替回路と、前記共通
差動出力端子と電源端子の一つとの間に接続され
前記電流切替回路の切替動作毎に交互に充放電を
繰り返す容量と、前記容量の両端電圧と前記２つ
の電界効果トランジスタ差動増幅器のリフアレン
ス電圧に等しく設定される基準電圧とのレベル差
を２値化し前記２つの電界効果トランジスタ差動
増幅器の入力信号として電流切替回路に帰還する
信号変換回路とを備えることを含む。
すなわち、本発明によれば、信号変換回路から
の２値信号によつて切替動作を行なう電流切替回
路は、従来のCMOSインバータの各トランジス
タにそれぞれと同一極性の電界効果トランジスタ
がそれぞれ配設され、ソース同志を共通接続して
構成される２つの電界効果トランジスタ差動増幅
器の並列接続によつて構成される。この際、２つ
の差動増幅器のリフアレンス電圧と信号変換回路
の基準電圧とは、互いに等しい電圧（例えば、電
源電圧の1/2）に設定される。ここで、信号変換
回路にはシユミツト・トリガ回路の如く入力に対
しヒステリシス特性を示すものが望ましい。しか
し、これに代わるものであれば置換して用いるこ
ともできる。
の２値信号によつて切替動作を行なう電流切替回
路は、従来のCMOSインバータの各トランジス
タにそれぞれと同一極性の電界効果トランジスタ
がそれぞれ配設され、ソース同志を共通接続して
構成される２つの電界効果トランジスタ差動増幅
器の並列接続によつて構成される。この際、２つ
の差動増幅器のリフアレンス電圧と信号変換回路
の基準電圧とは、互いに等しい電圧（例えば、電
源電圧の1/2）に設定される。ここで、信号変換
回路にはシユミツト・トリガ回路の如く入力に対
しヒステリシス特性を示すものが望ましい。しか
し、これに代わるものであれば置換して用いるこ
ともできる。
（作用）
本発明によれば、２つの電界効果トランジスタ
差動増幅器の並列接続回路は、設定されたリフア
レンス電圧をしきい値として信号変換回路の２値
信号によるスイツチ動作を行なう。従つて、電界
効果トランジスタのゲートしきい値電圧に製造上
のバラツキがある場合でも、常に２値入力信号に
同期して容量に対する２つの定電流回路の切替動
作を行なうことができる。
差動増幅器の並列接続回路は、設定されたリフア
レンス電圧をしきい値として信号変換回路の２値
信号によるスイツチ動作を行なう。従つて、電界
効果トランジスタのゲートしきい値電圧に製造上
のバラツキがある場合でも、常に２値入力信号に
同期して容量に対する２つの定電流回路の切替動
作を行なうことができる。
（実施例）
以下図面を参照して本発明を詳細に説明する。
第１図は本発明の一実施例を示す接続回路図で
ある。本実施例では、２つの定電流回路を構成す
るトランジスタQ1，Q2，Q3およびQ4と、電流切
替回路の２つの電界効果トランジスタ差動増幅器
を構成するトランジスタQ5，Q6およびQ7，Q8
と、共通差動出力端子Ｐと地気端子GNDとの間
に接続された容量C1と、容量C1の両端電圧を正
相入力端子に、また、電源電位VDDの1/2電圧を
負相入力端子にそれぞれ接続し、その出力をトラ
ンジスタQ5およびQ7のゲート端子に帰還するシ
ユミツト・トリガ回路Ｓとを含む。ここで２つの
差動増幅器のリフアレンス電圧は、シユミツト・
トリガ回路Ｓの基準電圧VDD／２と等しく設定さ
れ、トランジスタQ6およびQ8の共通ゲート接続
端子に与えられる。また、VINは入力信号であ
る。
ある。本実施例では、２つの定電流回路を構成す
るトランジスタQ1，Q2，Q3およびQ4と、電流切
替回路の２つの電界効果トランジスタ差動増幅器
を構成するトランジスタQ5，Q6およびQ7，Q8
と、共通差動出力端子Ｐと地気端子GNDとの間
に接続された容量C1と、容量C1の両端電圧を正
相入力端子に、また、電源電位VDDの1/2電圧を
負相入力端子にそれぞれ接続し、その出力をトラ
ンジスタQ5およびQ7のゲート端子に帰還するシ
ユミツト・トリガ回路Ｓとを含む。ここで２つの
差動増幅器のリフアレンス電圧は、シユミツト・
トリガ回路Ｓの基準電圧VDD／２と等しく設定さ
れ、トランジスタQ6およびQ8の共通ゲート接続
端子に与えられる。また、VINは入力信号であ
る。
この回路接続では、電流の切替操作そのものは
従来の同じくトランジスタQ5およびQ7によつて
それぞれ行なわれる。すなわち、容量C1の両端
電圧と基準電圧VDD／２とのレベル差はシユミツ
ト・トリガ回路Ｓで“Ｈ”または“Ｌ”の２値信
号に変換され、トランジスタQ5およびQ7をそれ
ぞれゲート制御する。ここで、シユミツト・トリ
ガ回路Ｓが“Ｌ”を出力するとトランジスタQ5
が導通してトランジスタQ5からの定電流I0を容量
C1に流し、また、“Ｈ”を出力するとトランジス
タQ7が導通して容量C1からトランジスタQ2に定
電流I0を流す。しかしながら、トランジスタQ5お
よびQ7はトランジスタQ6およびQ8との間に、リ
フアレンス電圧をVDD／２とする差動増幅器を構
成しているので、トランジスタQ5およびQ7の動
作はそれぞれこのリフアレンス電圧で規制され
る。従つて、トランジスタQ5およびQ7はゲート
しきい値電圧をそれぞれ等価的にVDD／２として
動作し容量C1を充放電せしめるので、ゲートし
きい値電圧のバラツキの影響を除去した自走発振
器を構成し得る。
従来の同じくトランジスタQ5およびQ7によつて
それぞれ行なわれる。すなわち、容量C1の両端
電圧と基準電圧VDD／２とのレベル差はシユミツ
ト・トリガ回路Ｓで“Ｈ”または“Ｌ”の２値信
号に変換され、トランジスタQ5およびQ7をそれ
ぞれゲート制御する。ここで、シユミツト・トリ
ガ回路Ｓが“Ｌ”を出力するとトランジスタQ5
が導通してトランジスタQ5からの定電流I0を容量
C1に流し、また、“Ｈ”を出力するとトランジス
タQ7が導通して容量C1からトランジスタQ2に定
電流I0を流す。しかしながら、トランジスタQ5お
よびQ7はトランジスタQ6およびQ8との間に、リ
フアレンス電圧をVDD／２とする差動増幅器を構
成しているので、トランジスタQ5およびQ7の動
作はそれぞれこのリフアレンス電圧で規制され
る。従つて、トランジスタQ5およびQ7はゲート
しきい値電圧をそれぞれ等価的にVDD／２として
動作し容量C1を充放電せしめるので、ゲートし
きい値電圧のバラツキの影響を除去した自走発振
器を構成し得る。
第２図は本発明発振回路における各部出力波形
図で、トランジスタQ5およびQ7のゲートしきい
値のバラツキが影響しないことを示す。ここで、
ａ，ｂおよびｃは、シユミツト・トリガ回路出力
波形図、トランジスタQ7の動作波形図および容
量C1の充放電電圧波形図をそれぞれ示す。
図で、トランジスタQ5およびQ7のゲートしきい
値のバラツキが影響しないことを示す。ここで、
ａ，ｂおよびｃは、シユミツト・トリガ回路出力
波形図、トランジスタQ7の動作波形図および容
量C1の充放電電圧波形図をそれぞれ示す。
第３図および第４図は、従来回路構成の接続回
路図およびその各部出力波形図をそれぞれ示すも
ので、本発明との対比を容易とする目的で掲げた
ものである。従つて、第１図および第２図と共通
するものには同一の符号が用いられている。第４
図において、トランジスタQ7のしきい値が設定
値設定値であるVDD／２より高くなつた場合を示
す。トランジスタQ7は、シユミツトトリガ回路
の出力が波形ａに示すしきい値に達したとき、始
めて波形ｂのようにオンとなり、波形ｃに示すよ
うにコンデンサC1の電圧が低下するが、この結
果、波形ａ，ｂの周期が短縮される、すなわち、
回路全体の発振周波数が増加する様子が示されて
いる。この回路接続では、CMOSインバータを
構成するトランジスタQ5およびQ7それぞれの単
独動作が直接電流切替回路の切替タイミング特性
を支配する。従つて、これらトランジスタのゲー
トしきい値電圧のバラツキが直接発振周波数に影
響しバラツキを与えることとなる。
路図およびその各部出力波形図をそれぞれ示すも
ので、本発明との対比を容易とする目的で掲げた
ものである。従つて、第１図および第２図と共通
するものには同一の符号が用いられている。第４
図において、トランジスタQ7のしきい値が設定
値設定値であるVDD／２より高くなつた場合を示
す。トランジスタQ7は、シユミツトトリガ回路
の出力が波形ａに示すしきい値に達したとき、始
めて波形ｂのようにオンとなり、波形ｃに示すよ
うにコンデンサC1の電圧が低下するが、この結
果、波形ａ，ｂの周期が短縮される、すなわち、
回路全体の発振周波数が増加する様子が示されて
いる。この回路接続では、CMOSインバータを
構成するトランジスタQ5およびQ7それぞれの単
独動作が直接電流切替回路の切替タイミング特性
を支配する。従つて、これらトランジスタのゲー
トしきい値電圧のバラツキが直接発振周波数に影
響しバラツキを与えることとなる。
以上詳細に説明したように、本発明によれば、
簡単な回路を付加するのみで従来問題とされてい
たゲートしきい値のバラツキによる発振周波数の
規定値よりのズレを完全に除去し得、また、各部
出力電圧がバイアス点（例えばVDD／２）を中心
とし動作するので、発振回路がもつ特性限界まで
容易に動作せしめ得る。更に、信号変換回路は電
流切替回路と独立に出力特性を設定することがで
き設計に大きな自由度をもたせることができる。
例えば出力特性の立上がりおよび立下がりに大き
な遅延がある場合でも、従来回路構成で問題とさ
れた発振出力のデユーテイ比変動なる現象を生じ
ることはない。また更に、電界効果トランジスタ
差動増幅器をスイツチ動作するに必要な電圧は最
小0.1Vであるので、例えばシユミツト・トリガ
回路の出力電圧はVDD／２±0.1Vに設定すれば充
分であり、きわめて量産向きの回路設計を行なう
ことができる。
簡単な回路を付加するのみで従来問題とされてい
たゲートしきい値のバラツキによる発振周波数の
規定値よりのズレを完全に除去し得、また、各部
出力電圧がバイアス点（例えばVDD／２）を中心
とし動作するので、発振回路がもつ特性限界まで
容易に動作せしめ得る。更に、信号変換回路は電
流切替回路と独立に出力特性を設定することがで
き設計に大きな自由度をもたせることができる。
例えば出力特性の立上がりおよび立下がりに大き
な遅延がある場合でも、従来回路構成で問題とさ
れた発振出力のデユーテイ比変動なる現象を生じ
ることはない。また更に、電界効果トランジスタ
差動増幅器をスイツチ動作するに必要な電圧は最
小0.1Vであるので、例えばシユミツト・トリガ
回路の出力電圧はVDD／２±0.1Vに設定すれば充
分であり、きわめて量産向きの回路設計を行なう
ことができる。
第１図は本発明の一実施例を示す接続回路図、
第２図は本発明発振回路における各部出力波形
図、第３図および第４図は従来回路構成の接続回
路図および各部出力波形図である。 Q1，Q2，Q3，Q4……定電流回路のトランジス
タ、Q5，Q6，Q7，Q8……電流切替回路トランジ
スタ、I0……定電流、C1……容量、Ｓ……シユミ
ツト・トリガ回路、Ｐ……共通差動出力端子、
VIN……入力信号電圧、VDD……電源電圧、GND
……地気、ａ……シユミツト・トリガ回路出力電
圧波形、ｂ……トランジスタQ7の動作波形、Ｃ
……容量C1の充放電電圧波形、VSH，VSL……シ
ユミツト・トリガ回路のヒステリシス電圧。
第２図は本発明発振回路における各部出力波形
図、第３図および第４図は従来回路構成の接続回
路図および各部出力波形図である。 Q1，Q2，Q3，Q4……定電流回路のトランジス
タ、Q5，Q6，Q7，Q8……電流切替回路トランジ
スタ、I0……定電流、C1……容量、Ｓ……シユミ
ツト・トリガ回路、Ｐ……共通差動出力端子、
VIN……入力信号電圧、VDD……電源電圧、GND
……地気、ａ……シユミツト・トリガ回路出力電
圧波形、ｂ……トランジスタQ7の動作波形、Ｃ
……容量C1の充放電電圧波形、VSH，VSL……シ
ユミツト・トリガ回路のヒステリシス電圧。
Claims (1)
- 【特許請求の範囲】 １ 電源端子の一つに入力側または出力側の何れ
か一方をそれぞれ接続し入力信号電圧でそれぞれ
動作制御される２つの定電流回路と、前記２つの
定電流回路の間に接続される互いに異なる極性の
２つの電界効果トランジスタ差動増幅器の並列接
続からなり入力する２値信号の何れか一方にそれ
ぞれ応答して前記定電流回路のそれぞれと共通差
動出力端子との間を交互に切替え接続する電流切
替回路と、前記共通差動出力端子と電源端子の一
つとの間に接続され前記電流切替回路の切替動作
毎に交互に充放電を繰り返す容量と、前記容量の
両端電圧と前記２つの電界効果トランジスタ差動
増幅器のリフアレンス電圧に等しく設定される基
準電圧とのレベル差を２値化し前記２つの電界効
果トランジスタ差動増幅器の入力信号として電流
切替回路に帰還する信号変換回路とを備えること
を特徴とする電流制御型発振器。 ２ 前記基準電圧が電源電圧の1/2に設定される
ことを特徴とする特許請求の範囲第１項記載の電
流制御型発振器。 ３ 前記信号変換回路が、シユミツト・トリガ回
路で構成されることを特徴とする特許請求の範囲
第１項記載の電流制御型発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085816A JPS61244115A (ja) | 1985-04-22 | 1985-04-22 | 電流制御型発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085816A JPS61244115A (ja) | 1985-04-22 | 1985-04-22 | 電流制御型発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61244115A JPS61244115A (ja) | 1986-10-30 |
| JPH0423963B2 true JPH0423963B2 (ja) | 1992-04-23 |
Family
ID=13869378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60085816A Granted JPS61244115A (ja) | 1985-04-22 | 1985-04-22 | 電流制御型発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61244115A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5767331A (en) * | 1980-10-14 | 1982-04-23 | Toshiba Corp | Bias varying circuit |
| JPS5829217A (ja) * | 1981-08-17 | 1983-02-21 | Fujitsu Ltd | 電圧制御発振回路 |
| JPS59132242U (ja) * | 1983-02-21 | 1984-09-05 | 日産自動車株式会社 | 発振回路 |
-
1985
- 1985-04-22 JP JP60085816A patent/JPS61244115A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61244115A (ja) | 1986-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4874971A (en) | Edge-sensitive dynamic switch | |
| US6191630B1 (en) | Delay circuit and oscillator circuit using same | |
| EP1049256A1 (en) | Low supply voltage oscillator circuit, particularly of the CMOS type | |
| US4617529A (en) | Ring oscillator with delay element and potential pulling circuit | |
| US5245524A (en) | DC-DC converter of charge pump type | |
| US5444362A (en) | Dual back-bias voltage generating circuit with switched outputs | |
| JPH09312552A (ja) | 発振回路及びそれを利用したｐｌｌ回路 | |
| JPS62149215A (ja) | 時定数回路 | |
| KR20040018139A (ko) | Ｄｃ／ｄｃ 컨버터의 제어 회로 및 ｄｃ／ｄｃ 컨버터 | |
| US5545941A (en) | Crystal oscillator circuit | |
| US7038495B2 (en) | Low jitter high speed CMOS to CML clock converter | |
| JPH02119427A (ja) | 出力バッファ回路 | |
| JPH0766693A (ja) | リングオシレータ型ｖｃｏ | |
| US5111489A (en) | Frequency-dividing circuit | |
| US4904960A (en) | Precision CMOS oscillator circuit | |
| JPH0621776A (ja) | 電圧制御型発振回路 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JPH0423963B2 (ja) | ||
| CN114640324B (zh) | 一种低功耗周期脉冲产生电路 | |
| JPS59221113A (ja) | ２相信号発生回路 | |
| JP3638696B2 (ja) | Ｖｃｏ回路の駆動方法及びｖｃｏ回路 | |
| US5701105A (en) | Timer oscillation circuit with comparator clock control signal synchronized with oscillation signal | |
| JP2001111419A (ja) | チャージポンプ回路 | |
| JPH06140884A (ja) | Ｃｍｏｓ型半導体ｃｒ発振回路 | |
| KR910001048B1 (ko) | 전압 제어 발진기 |