JPH0423965B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は計数装置に係り、特にカウンタ回路と
マイクロコンピユータ回路とを組合わせて位置決
め装置などの現在位置情報を得るのに好適な計数
装置に関するものである。

〔発明の背景〕

従来のこの種の計数装置においては、インクレ
メンタル形エンコーダの２相信号出力からアブソ
リユート形の現在位置情報を得るため、カウンタ
回路とマイクロコンピユータ回路とを組合わせ、
マイクロコンピユータのソフトウエア処理によ
り、カウンタ回路にキヤリーあるいはボロー信号
が発生すれば、これに対応してマイクロコンピユ
ータ回路のメモリ内のカウント値記憶部の値をイ
ンクレメント、デクレメントし、上位桁の繰り上
げ、繰り下げを行い、カウンタ回路の出力を１の
桁、カウント値記憶部を10の桁以上の上位桁に割
り当て、多数の桁の現在位置を得ている。

すなわち、カウンタ回路のキヤリー、ボロー信
号出力は、マイクロコンピユータ回路の割り込み
入力信号として与えられ、エンコーダの２相信号
出力の位相から現在のカウント方向を判別する方
向判別回路の信号出力は、桁の繰り上げか繰り下
げかを判断する処理内容選択信号として入力され
ており、例えば、カウンタ回路にキヤリー信号が
発生した場合、カウンタ回路からマイクロコンピ
ユータ回路に割り込み信号が発生されると、マイ
クロコンピユータは所定の割り込み処理を実行
し、このとき、方向判別回路の処理内容選択信号
出力はカウントアツプを示すので、カウント値記
憶部をインクレメントし、10の桁の繰り上げを行
う。

しかしながら、かかる計数装置においては、位
置決め目標が、カウンタ回路がキヤリー、ボロー
信号を発生する１の位が０の節目の位置である場
合、位置決め動作の収束の過程で、この位置を中
心にカウントアツプ、カウントダウンが行われ、
このとき、エンコーダの回転方向の反転による高
速な１カウントのアツプダウンが発生すると、上
位桁の繰り上げ、繰り下げにマイクロコンピユー
タの処理が追従できず、カウントアツプ時のキヤ
リー信号でマイクロコンピユータが割り込み処理
を開始するが、処理の途上の方向判別回路の処理
内容選択信号出力をチエツクするタイミングにお
いては、出力がすでにカウントダウンを示してい
るので、１０の桁は繰り下げを実行し、例えば、
10進カウンタであれば、10カウント分だけ現在位
置情報に誤りが生ずるという欠点があつた。

〔発明の目的〕

本発明の目的は、上記した従来技術の欠点をな
くし、エンコーダの回転方向の高速な反転による
カウント方向の変化に対して適切な処理を行うこ
とができ、現在位置情報に誤りを生じないように
できる計数装置を提供することにある。

〔発明の概要〕

本発明の特徴は、アツプダウンカウンタのカウ
ント方向に対応した論理信号を出力する方向判別
回路と、キヤリーあるいはボロー信号によりトリ
ガされて上記方向判別回路の出力信号を記憶する
記憶回路とを備え、マイクロコンピユータは、上
記キヤリーあるいはボロー信号を割り込み信号と
して入力し、割り込みルーチンにより桁上げある
いは桁下げ処理を行い、また、上記方向判別回路
の信号出力と上記記憶回路の信号出力とが一致し
ているか否かを判断し、一致であれば上記方向判
別回路の出力に対応して桁上げあるいは桁下げを
実行し、不一致であれば桁の上げ下げは不実行と
する構成とした点にある。

〔発明の実施例〕

以下本発明を第１図、第３図に示した実施例お
よび第２図を用いて詳細に説明する。

第１図は本発明の計数装置の一実施例を示すブ
ロツク図で、第２図はキヤリー信号発生直後に回
転方向が反転してボロー信号が出力される過程の
第１図の各部信号出力状態を示すタイムチヤート
である。第１図において、１は直流電源、２は位
置決め用モータ、３はモータ２の出力軸に直結し
た２相信号を出力するロータリーエンコーダ、４
〜７はそれぞれトランジスタであり、８〜１１は
それぞれトランジスタ４〜７に並列に接続したフ
ライトバツク用ダイオードであり、Ｈ形ブリツジ
回路を形成している。１２〜１５はそれぞれトラ
ンジスタ４〜７のベースに接続した抵抗器、１６
〜１９はそれぞれバツフアドライバである。２０
はマイクロコンピユータ回路で、バツフアドライ
バ１６〜１９にそれぞれトランジスタ４〜７のオ
ン信号２１〜２４を出力している。すなわち、マ
イクロコンピユータ回路２０からオン信号２２，
２４が出力されると、トランジスタ４，７がオン
し、位置決め用モータ２は時計方向に回転し、一
方、オン信号２１，２３が出力されると、トラン
ジスタ５，６がオンし、位置決め用モータ２は反
時計方向に回転し、これらにより位置決め動作が
行われる。

２５，２６はそれぞれロータリーエンコーダ３
の２相信号φA、φBの入力端子であり、２７は
φA信号の立上がりでパルスを出力するマルチバ
イブレータ、２８はφA信号の論理を反転するノ
ツトゲート、２９はノツトゲート２８の出力信号
の立上がりでパルスを出力するマルチバイブレー
タである。３０，３１はそれぞれナンドゲート、
３２はカウンタ回路となるアツプダウンカウンタ
で、ナンドゲート３０はマルチバイブレータ２７
のＱ信号およびφB信号を入力し、アツプダウン
カウンタ３２にアツプカウント信号３３を出力
し、ナンドゲート３１はマルチバイブレータ２９
のＱ信号およびφB信号を入力し、アツプダウン
カウンタ３２にダウンカウント信号３４を出力す
る。３５は方向判別回路で、ナンドゲート３６，
３７の２つのゲートの交差結合によりラツチ回路
が構成してあり、方向信号３８をマイクロコンピ
ユータ回路２０に出力する。すなわち、アツプカ
ウント時にはアツプカウント信号３３によりナン
ドゲート３６の入力端の１つが“Ｌ”レベルにな
ると、“Ｈ”レベルの方向信号３８を出力し、反
対にダウンカウント時であればダウンカウント信
号３４によりナンドゲート３７の入力端の１つが
“Ｌ”レベルになり、“Ｌ”レベルの方向信号３８
を出力する。３９，４０はそれぞれアツプダウン
カウンタ３２のキヤリー信号、ボロー信号であ
り、４１はこれらの信号３９，４０のアンドを取
るアンドゲートで、４２はアンドゲート４１の出
力信号の立上がりでトリガされる第１の伝達回路
となるＤ型フリツプフロツプで、そのＤ入力端子
はプルアツプされ、論理入力は“Ｈ”レベルに固
定されており、トリガによりＱ出力端子から
“Ｈ”レベルのセツト信号４３が出力される。４
４はマルチバイブレータで、その出力端子か
ら、フリツプフロツプ４２のセツト信号４３の立
上がりにより“Ｌ”レベルのパルス信号が割り込
み信号４５としてマイクロコンピユータ回路２０
の割り込み入力端子に出力される。４６はセツト
信号４３の立上がりでトリガされる第２の記憶回
路となるＤ型フリツプフロツプで、そのＤ入力端
子には方向信号３８が入力され、Ｑ出力端子から
方向ラツチ信号４７がマイクロコンピユータ回路
２０に出力される。５０はマイクロコンピユータ
回路２０から出力されるリセツト信号で、フリツ
プフロツプ４２のクリア入力端子CLRに出力さ
れる。５１はアツプダウンカウンタ３２からマイ
クロコンピユータ回路２０に出力される例えば、
１バイトの現在位置情報の最下位情報で、５２は
マイクロコンピユータ回路２０内に設けられてい
る記憶部となるランダム・アクセス、メモリ
（RAM）であり、現在位置情報の上位情報を記
憶している。

第３図は第１図のマイクロコンピユータ回路２
０におけるソフトウエア処理の一実施例を示すフ
ロチヤートである。次に、上記の構成における動
作について第２図、第３図を参照しながら説明す
る。第２図に示すように、φB信号２６がφA信号
２５よりも位相が進んでいるアツプカウントの状
態にあると、φA信号２５の立上がりでマルチバ
イブレータ２７がトリガされ、ナンドゲート３０
の一入力端子に“Ｈ”レベルのパルスが出力され
る。このとき、ナンドゲート３０の他の入力端子
には“Ｈ”レベルのφB信号２６が到来するので、
ナンドゲート３０は“Ｌ”レベルのアツプカウン
ト信号３３を方向判別回路３５およびカウンタ３
２に出力し、方向判別回路３５の方向信号３８は
“Ｈ”レベルの状態を保ち、カウンタ３２はアツ
プカウント信号３３の立上がりにおいてカウント
アツプを実行する。この状態では、φA信号２５
の立下がりでマルチバイブレータ２９がトリガさ
れ、ナンドゲート３１の一入力端子に“Ｈ”レベ
ルのパルスが出力されるが、他の入力端子のφB
信号２６は、このタイミングにおいて“Ｌ”レベ
ルにあるので、ナンドゲート３１のダウンカウン
ト信号３４は“Ｈ”レベルの状態に保たれてい
る。カウンタ３２のカウントアツプの途上でカウ
ンタ３２がオーバーフローすると、“Ｌ”レベル
のキヤリー信号３９が出力され、フリツプフロツ
プ４２からは“Ｈ”レベルのセツト信号４３がマ
ルチバイブレータ４４およびフリツプフロツプ４
６に出力される。この瞬間の方向信号３８はアツ
プカウントであるから“Ｈ”レベルにあり、方向
ラツチ信号４７は“Ｈ”レベルに固定される。マ
ルチバイブレータ４４の“Ｌ”レベルの割り込み
信号出力４５によつてマイクロコンピユータ回路
２０は割り込み処理を実行する。

第３図のフローチヤートにしたがつて割り込み
処理を説明すると、まず、方向ラツチ信号４７の
チエツクを行い、ここでは“Ｈ”レベルであるか
ら、方向信号３８が“Ｈ”レベルであるか否かの
判断処理に進む。このときまでにロータリーエン
コーダ３の回転方向の反転がないとすれば、方向
信号３８の論理出力は“Ｈ”レベルにあり、現在
位置情報の上位情報のインクレメント処理へ進
む。すなわち、RAM５２のＮ番地に記憶されて
いる上位の位置情報をインクレメントし、この結
果、キヤリー信号が発生すれば、RAM５２のＮ
−１番地に記憶されているさらに上位の位置情報
をインクレメントし、現在位置情報を更新し、処
理の終りにおいて、リセツト信号５０の“Ｌ”レ
ベルのパルス出力処理を実行し、フリツプフロツ
プ４２を一旦クリアし、新たなキヤリー信号３９
あるいはボロー信号４０によりフリツプフロツプ
４２がセツトされ、割り込み信号４５が発生でき
るようにし、処理を終了する。

次に、本発明の要点である高速な１カウントの
アツプダウンに対する動作について説明する。マ
ルチバイブレータ４４の“Ｌ”レベルの割り込み
信号出力４５によつてマイクロコンピユータ回路
２０は割り込み処理を実行し、第３図のフローチ
ヤートにしたがつて方向ラツチ信号４７のチエツ
クを行い、このとき、方向ラツチ信号４７は
“Ｈ”レベルであるから、方向信号３８か“Ｈ”
レベルであるか否かの判断処理に進むまでは、前
述の同じであるが、この時点以前において、ロー
タリーエンコーダ３の回転方向の反転が起こり、
カウンタ３２にボロー信号が発生し、カウントダ
ウン中であると、方向信号３８の論理出力は、第
１番目のダウンカウント信号３４により、それま
での“Ｈ”レベルから“Ｌ”レベルに反転してい
るので、現在位置情報のインクレメント処理は行
わず、リセツト信号５０の“Ｌ”レベルのパルス
出力処理のみを実行して処理を終了する。

以上の説明においては、アツプカウントによる
キヤリー信号３９発生の直後に起きたダウンカウ
ントの処理について述べたが、ダウンカウントに
よるボロー信号４０の発生の直後にアツプカウン
トが発生しても、同様にして現在位置情報の上位
情報の不用な繰り下げ処理は実行されないことは
明らかである。

〔発明の効果〕

上記した本発明によれば、マイクロコンピユー
タ回路に方向ラツチ信号と方向信号を出力し、割
り込み処理の中でこの２つの信号の論理状態を判
断し、ロータリーエンコーダの反転の有無をチエ
ツクし、もし、反転が発生しているならば、現在
位置情報の上位情報の不用な繰り上げ、繰り下げ
処理を実行しないようにしたから、現在位置情報
に誤りを生じることがなく、常に正確な位置決め
が可能であるという効果がある。

【図面の簡単な説明】

第１図は本発明の計数装置の一実施例を示すブ
ロツク図、第２図はキヤリー信号発生直後に回転
方向が反転してボロー信号が出力される過程の第
１図の各部信号出力状態を示すタイムチヤート、
第３図は第１図のマイクロコンピユータ回路にお
けるソフトウエア処理の一実施例を示すフローチ
ヤートである。 ２……位置決め用モータ、３……ロータリーエ
ンコーダ、２０……マイクロコンピユータ回路、
２５……φA信号、２６……φB信号、２７，２
９，４４……マルチバイブレータ、３２……アツ
プダウンカウンタ、３５……方向判別回路、４
２，４６……フリツプフロツプ、５１……現在位
置情報、５２……RAM。

Claims (1)

【特許請求の範囲】
1. １ エンコーダからの２相信号を入力してアツプ
   ダウンカウントを行うアツプダウンカウンタと、
   該カウンタの最下位情報を入力してキヤリーある
   いはボロー信号により桁上げあるいは桁下げを行
   うマイクロコンピユータとよりなるものにおい
   て、前記アツプダウンカウンタのカウント方向に
   対応した論理信号を出力する方向判別回路と、前
   記キヤリーあるいはボロー信号によりトリガされ
   て前記方向判別回路の出力信号を記憶する記憶回
   路とを備え、前記マイクロコンピユータは、前記
   キヤリーあるいはボロー信号を割り込み信号とし
   て入力し、割り込みルーチンにより桁上げあるい
   は桁下げ処理を行い、また、前記方向判別回路の
   信号出力と前記記憶回路の信号出力とが一致して
   いるか否かを判断し、一致であれば前記方向判別
   回路の出力に対応して桁上げあるいは桁下げを実
   行し、不一致であれば桁の上げ下げは不実行とす
   る構成としたことを特徴とする計数装置。