JPH07152586A - 循環優先順位エンコーダ - Google Patents

循環優先順位エンコーダ

Info

Publication number
JPH07152586A
JPH07152586A JP6204884A JP20488494A JPH07152586A JP H07152586 A JPH07152586 A JP H07152586A JP 6204884 A JP6204884 A JP 6204884A JP 20488494 A JP20488494 A JP 20488494A JP H07152586 A JPH07152586 A JP H07152586A
Authority
JP
Japan
Prior art keywords
mask
request
rank
requests
encoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6204884A
Other languages
English (en)
Inventor
Philippe Chaisemartin
フィリップ・チェスマーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics SA
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA, SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics SA
Publication of JPH07152586A publication Critical patent/JPH07152586A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【目的】 連続するクロックサイクルでいかなるランク
のリクエストにも肯定応答する循環優先順位エンコーダ
を提供する。 【構成】 循環優先順位エンコーダは、ランク１ないし
ｎの複数のリクエストを対応するリクエストライン（Ｒ
ＱＭ）で受取り、受取ったリクエストのうちで最も低い
ランクのリクエストに肯定応答出力（ＡＣＫ）において
肯定応答する線形優先順位エンコーダ（１０）と、マス
クレジスタ（１２）に含まれるマスクの活性ビットのラ
ンクによって決定されるランクのリクエストのみを線形
エンコーダ（１０）に送るように接続されるマスクレジ
スタ（１２）と、ランクｉのリクエストが線形エンコー
ダ（１０）によって肯定応答されると、ランク１ないし
ｉ（ｉ＝１，２…ｎ）が非活性でありかつ残りのビット
が活性であるマスクをマスクレジスタ（１２）に与える
マスクジェネレータ（１４）とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】本発明は、優先順位エンコーダに関す
る。優先順位エンコーダは、活性信号としてエンコーダ
に到達する複数のリクエストのうちで最も優先順位が高
いリクエストに肯定応答する役割を果たす回路である。
リクエストに対する肯定応答とは、回路がリクエストに
対応するタスクを実行するように回路（しばしばマイク
ロプロセッサである）を可能化することである。
【０００２】
【関連技術に関する議論】優先順位エンコーダは、１つ
または複数の同時に発生するリクエストを、それぞれの
ランクたとえば１ないしｎとして割当てられるそれぞれ
のリクエストラインで受取り、ある時間に１つのリクエ
ストに肯定応答ラインを介して肯定応答する。エンコー
ダの中には、肯定応答ラインがリクエストラインに直接
対応し、エンコーダが肯定応答されたリクエストのみを
肯定応答ラインに送るものもある。その他のエンコーダ
の中には、肯定応答ラインが肯定応答されたリクエスト
の２進ランクを与えるものもある。
【０００３】優先順位エンコーダには、「線形」エンコ
ーダおよび「循環」エンコーダと呼ばれる２つのタイプ
がある。
【０００４】線形エンコーダでは、リクエストラインに
割当てられる優先順位は異なり、優先順位はたとえばリ
クエストラインのランクの順に低くなっている。線形エ
ンコーダは常に最も低いランクのリクエストに肯定応答
し、より低いランクのリクエストがある限り、定められ
たランクのリクエストは肯定応答されない。
【０００５】従来、線形エンコーダは、リクエストライ
ンの状態にいかなる変化が起こっても（キャリー伝搬時
間に依存して）その後まもなく、最も低いランクのリク
エストに肯定応答するキャリー伝搬型非逐次論理回路に
よって構成される。
【０００６】循環エンコーダでは、リクエストラインに
は同じ優先順位レベルが割当てられる。そのようなエン
コーダでは、いくつかのリクエストが同時に活性である
とき所与の時間にこれらのリクエストの各々に確実に肯
定応答しなければれならない。
【０００７】この目的を達成するために、従来の循環エ
ンコーダは、クロックの速度でリクエストラインを循環
的にポーリングする逐次論理回路によって形成される。
逐次回路は、各々のクロックサイクルで１つのリクエス
トラインをポーリングする。ポーリングされるリクエス
トラインが活性であれば、対応する肯定応答が送られ、
リクエストラインのポーリングは最後にポーリングされ
たラインから継続される。最終ランクｎのリクエストラ
インがポーリングされると、ポーリングはランク１のリ
クエストラインから再開される、等である。
【０００８】したがって、上述の循環エンコーダの欠点
は、各々のクロックサイクルでリクエストラインを１つ
しか処理しなことである。すなわち、回路がランクｉの
ラインをポーリングし、その次に活性なリクエストのラ
ンクがｊ（ｊ＞ｉ）であれば、ランクｊのリクエストは
ｊ−ｉのクロックサイクル後にしか肯定応答されない。
【０００９】
【発明の概要】したがって、本発明の目的は、連続する
クロックサイクルでいかなるランクのリクエストにも肯
定応答する循環優先順位エンコーダを提供することであ
る。
【００１０】本発明の別の目的は、リクエストの一部分
を異なる優先順位のリクエストとしプログラム可能に処
理し（線形符号化）、かつこれらのリクエストの別の部
分を同じ優先順位のリクエストとしてプログラム可能に
処理し（循環符号化）、各々クロックサイクルで１つの
リクエストに肯定応答する二重優先順位エンコーダを提
供することである。
【００１１】これらの目的は、循環優先順位エンコーダ
を用いて本発明に従って達成され、この循環優先順位エ
ンコーダは、ランク１ないしｎの複数のリクエストを対
応するリクエストラインで受取りかつ受取ったリクエス
トのうちで最も低いランクのリクエストに肯定応答出力
で肯定応答する線形優先順位エンコーダと、マスクレジ
スタとを含み、これは、マスクレジスタに含まれるマス
クの活性ビットのランクによって決定されるランクのリ
クエストのみを線形エンコーダに送るように接続され、
さらに、ランクｉのリクエストが線形エンコーダによっ
て肯定応答されると、ランク１ないしｉ（ｉ＝１，２…
ｎ）のビットが非活性でありかつ残りのビットが活性で
あるマスクをマスクレジスタに与えるマスクジェネレー
タを含む。
【００１２】本発明の一実施例に従えば、マスクレジス
タは、線形エンコーダの肯定応答出力が０であるとき可
能化される初期化入力を含む。
【００１３】本発明はまた、マスクジェネレータによっ
て与えられるマスクの選択されたビットを活性状態にさ
せるための手段をさらに含む優先順位エンコーダを提供
する。
【００１４】本発明の一実施例に従えば、エンコーダ
は、肯定応答されたリクエストがマスクの活性状態にさ
れていないビットに対応するときにのみマスクレジスタ
へのマスクのローディングを許可するための手段を含
む。
【００１５】本発明の上述のおよび他の目的、特徴、局
面および利点は、添付の図面を参照して以下に示す本発
明の好ましい実施例の詳細な説明から明らかになるであ
ろう。
【００１６】
【好ましい実施例の詳細な説明】図１において、本発明
に従った循環優先順位エンコーダは、線形優先順位エン
コーダ１０を含む。この線形エンコーダ１０は、マスク
レジスタ１２を介してランク１ないしｎのリクエストラ
インを受取る。マスクレジスタの入力に接続されるリク
エストラインはＲＱとして示され、マスクレジスタと線
形エンコーダ１０との間に接続されるリクエストライン
はＲＱＭとして示される。線形エンコーダ１０の肯定応
答出力ＡＣＫは、線形エンコーダ１０によって肯定応答
されるリクエストのランクの関数であるマスクＭをマス
クレジスタ１２に与えるマスクジェネレータ１４に接続
される。
【００１７】マスクジェネレータ１４によって与えられ
るマスクＭは、各々のリクエストラインＲＱに関連する
１ビットを含む。マスクレジスタ１２では、リクエスト
ラインＲＱの活性状態は、マスクの対応するビットが活
性であるとき、たとえば１であるときにのみ線形エンコ
ーダ１０に送られる。
【００１８】さらに、マスクレジスタ１２は、たとえば
各々の立上がり端縁で、リクエストラインＲＱとマスク
ジェネレータ１４によって与えられるマスクＭとの状態
を記憶させるクロック信号ＣＫを受取る。マスクレジス
タ１２は非同期（設定）入力Ｓを含む（この入力は可能
化されると直ぐに、マスクレジスタに含まれるマスクを
「１」に設定する）。線形エンコーダ１０に肯定応答す
るリクエストがないとき、すなわち、線形エンコーダ１
０の出力ＡＣＫが０であるとき、この設定入力Ｓは可能
化される。実際には、出力ＡＣＫはＮＯＲゲート１６に
与えられ、このＮＯＲゲート１６の出力がマスクレジス
タ１２の設定入力Ｓに与えられる。
【００１９】マスクジェネレータ１４は、線形エンコー
ダ１０がランクｉのリクエストに肯定応答すると、ラン
ク１ないしｉのビットが「０」でありかつ残りのビット
「１」であるマスクを与えるものである。そのようなマ
スクジェネレータは、当業者によって論理ゲートを用い
て容易に達成できる。
【００２０】図２は、本発明に従った循環エンコーダの
動作をタイミング図で示している。図２は、クロック信
号ＣＫと、マスクレジスタ１２にロードされるマスクＭ
と、種々のリクエストに対する肯定応答ＡＣＫとの変化
を示している。時間ｔ１ないしｔ４はクロック信号ＣＫ
の連続する立上がり端縁を示しており、時間ｔ１′ない
しｔ３′は立下り端縁を示している。
【００２１】時間ｔ１では、すべてのビットが「１」で
ある初期マスクがマスクレジスタ１２にロードされ、リ
クエストラインＲＱの状態がレジスタ１２に記憶され
る。線形エンコーダ１０はいかなるリクエストにも肯定
応答せず、その出力ＡＣＫは「０」である。ラインＲＱ
上のすべてのリクエストは線形エンコーダ１０に送られ
る。ランクｉのラインだけが活性であると仮定する。時
間ｔ１のすぐ後、たとえばクロック信号ＣＫの立下り端
縁の時間ｔ１′近くで、線形エンコーダ１０はリクエス
トｉに肯定応答する。リクエストｉが肯定応答されると
直ぐに、マスクジェネレータ１４は、ランク１ないしｉ
のビットが「０」でありかつ残りのビットが「１」であ
るマスクＭを発生する。
【００２２】時間ｔ２では、マスクジェネレータ１４に
よって発生された上述のマスクがマスクレジスタ１２に
ロードされ、リクエストラインＲＱの状態が記憶され
る。図２のタイミング図によって示されるように、ライ
ンＲＱは、ランクｉよりも低いランクｊおよびｋ（ｊ＜
ｋ）の新しいリクエストを送る。しかしながら、これら
のランクｊおよびｋのリクエストは時間ｔ２でロードさ
れたマスクでマスクされ、線形エンコーダ１０はいかな
るリクエストも受取らない。時間ｔ２′近くで、線形エ
ンコーダ１０は、肯定応答出力ＡＣＫに値「０」を与え
る。肯定応答出力が「０」に変わると直ぐに、マスクレ
ジスタ１２はゲート１６を介して「１」に設定され、こ
れによりランクｊおよびｋのリクエストが線形エンコー
ダ１０に送られる。したがって、肯定応答出力ＡＣＫが
「０」に遷移した後まもなく、線形エンコーダ１０は、
ランクｊがランクｋよりも低いため、ランクｊのリクエ
ストに肯定応答する。その後、マスクジェネレータ１４
は、ランク１ないしｊのビットが「０」でありかつ残り
のビットが「１」であるマスクＭを発生する。
【００２３】時間ｔ３で、この新しいマスクはマスクレ
ジスタ１２にロードされ、ラインＲＱ上の新しいリクエ
ストが記憶される。ランクｊおよびｋのリクエストは依
然として活性である。しかしながら、ランクｊのリクエ
ストは今マスクされ、線形エンコーダ１０に送られな
い。ランクｋのリクエストのみがエンコーダ１０に送ら
れ、エンコーダ１０は時間ｔ３′近くでこのリクエスト
に肯定応答する。これに肯定応答すると、マスクジェネ
レータ１４は、ランク１ないしｋのビットが「０」であ
りかつその残りのビットが「１」である新しいマスクＭ
を発生させる、等である。
【００２４】図２のタイミング図は、図１の回路が、各
々のクロックサイクルで１つの活性リクエストに肯定応
答するという利点を有する循環優先順位エンコーダとし
て動作することを示している。
【００２５】肯定応答は、たとえばクロック信号ＣＫの
立上がり端縁で他の回路によって考慮される。これによ
り、時間ｔ２′とｔ３との間に生じる出力ＡＣＫの
「０」への遷移は無視される。
【００２６】図３は、本発明に従った二重優先順位エン
コーダの一実施例を示している。この二重優先順位エン
コーダは、より低いランクのリクエストを異なる優先順
位のリクエストとして処理し（線形符号化）、より高い
ランクのリクエストを同一の優先順位のリクエストとし
て処理する（循環符号化）。図３では、図１と同じ要素
には同じ参照番号が付されている。
【００２７】図３では、１つの多重ゲート１８として表
わされ、かつレジスタ２０からビットとマスクジェネレ
ータ１４によって与えられるマスクＭ１からのビットと
をそれぞれ受取る複数のＯＲゲートが、図１の回路に加
えられている。ＯＲゲート１８の出力は、マスクレジス
タ１２にマスクＭを与える。この構成により、レジスタ
２０のビットが「１」であれば、マスクジェネレータに
よって与えられるマスクＭ１に関係なく、マスクＭの対
応するビットは常に「１」である。
【００２８】優先順位エンコーダは一般にマイクロプロ
セッサと関連しているため、レジスタ２０は、このレジ
スタに値を書込むプログラムを可能にするマイクロプロ
セッサによって書込モードでアクセスされる。
【００２９】レジスタ２０のランク１ないしｉのビット
が「１」であると仮定すると、ランク１ないしｉのリク
エストは常に線形エンコーダ１０に送られる。これによ
り、ランク１ないしｉのリクエストは異なる優先順位の
リクエストとして、線形エンコーダ１０によって従来の
線形の方法で休みなく処理される。対照的に、上述のよ
うに動作するマスクジェネレータ１４によって、残りの
ランクｉ＋１ないしｎのリクエストは循環的に処理され
る。
【００３０】実際に、ランク１ないしｉのリクエストが
活性である限り、線形エンコーダ１０は、これらの活性
リクエストのうちで最も優先順位が高いリクエストに肯
定応答する。マスクジェネレータ１４は、肯定応答のた
びに、第１のビットが「０」であるがＯＲゲート１８に
よって「１」にされるマスクを与える。
【００３１】対照的に、１とｉとの間のランクのリクエ
ストがなければ、回路は、ｉよりも高いランクのリクエ
ストに対して図１の回路と同様に循環的に動作する。
【００３２】図４は、図３の回路に加えられる例示的な
論理回路を示しており、この論理回路により、本発明に
従った二重エンコーダはレジスタ２０によって決定され
るいかなる組合わせに従ったリクエストも循環的にまた
は線形的に処理することができる。
【００３３】説明する例は、肯定応答ラインＡＣＫの数
がリクエストラインＲＱの数と同じだけある場合に対応
する。肯定応答ラインＡＣＫの各々は、それぞれのＡＮ
Ｄゲート４０の第１の入力に接続される。レジスタ２０
の出力ラインＬ／Ｃの各々は、対応するＡＮＤゲート４
０の第２の反転入力に接続される。ゲート４０の出力
は、ＯＲゲート４２に接続される。
【００３４】この構成により、ゲート４２の出力は、循
環優先順位リクエストが肯定応答されるときにのみ活性
である。ゲート４２の出力によって、クロック信号ＣＫ
がＡＮＤゲート４４を介してマスクレジスタ１２に送ら
れることが可能となる。したがって、循環優先順位リク
エストが肯定応答されるときにのみ、新しいマスクＭは
マスクレジスタ１２にロードされる。
【００３５】以上のように、本発明の特定の一実施例に
関して説明したが、当業者によって種々の変更、変形お
よび改良が容易になされるであろう。そのような変更、
変形および改良はこの開示の一部分であり、本発明の意
図および範囲内にあるものとする。したがって、上述の
説明は例示的なものであって本発明を限定するものでは
ない。本発明は、前掲の特許請求の範囲およびその均等
物において規定されるものによってのみ限定される。
【図面の簡単な説明】
【図１】本発明に従った循環優先順位エンコーダの一実
施例を示す図である。
【図２】図１のエンコーダの動作のタイミング図であ
る。
【図３】本発明に従った二重優先順位エンコーダの一実
施例を示す図である。
【図４】図３の二重優先順位エンコーダの代替実施例を
示す図である。
【符号の説明】
１０ 線形エンコーダ １２ マスクレジスタ １４ マスクジェネレータ １６ ＮＯＲゲート ＡＣＫ 肯定応答出力

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ランク１ないしｎの複数のリクエストを
    対応するリクエストライン（ＲＱＭ）で受取り、かつ受
    取ったリクエストのうちで最も低いランクのリクエスト
    に肯定応答出力（ＡＣＫ）において肯定応答する線形優
    先順位エンコーダ（１０）と、 マスクレジスタ（１２）とを含み、前記マスクレジスタ
    （１２）は、前記マスクレジスタ（１２）に含まれるマ
    スク（Ｍ）の活性ビットのランクによって決定されるラ
    ンクのリクエストのみを前記線形優先順位エンコーダ
    （１０）に送るように接続され、さらに、 ランクｉのリクエストが前記線形優先順位エンコーダ
    （１０）によって肯定応答されると、ランク１ないしｉ
    （ｉ＝１，２…ｎ）のビットが非活性でありかつ残りの
    ビットが活性であるマスクを前記マスクレジスタ（１
    ２）に与えるマスクジェネレータ（１４）と、 前記マスクジェネレータ（１４）によって与えられるマ
    スク（Ｍ）の選択されたビットを活性状態にさせるため
    の手段（１８、２０）とを含む、循環優先順位エンコー
    ダ。
  2. 【請求項２】 肯定応答されたリクエストがマスクの活
    性状態にされていないビットに対応するときにのみ前記
    マスクレジスタ（１２）へのマスクのローディングを許
    可するための手段（４０、４２、４４）を含む、請求項
    １に記載の優先順位エンコーダ。
  3. 【請求項３】 前記マスクレジスタ（１２）は、前記線
    形優先順位エンコーダ（１０）の肯定応答出力（ＡＣ
    Ｋ）が０であるときに可能化される初期化入力（Ｓ）を
    含む、請求項１に記載のエンコーダ。
JP6204884A 1993-08-31 1994-08-30 循環優先順位エンコーダ Pending JPH07152586A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9310576A FR2709579B1 (fr) 1993-08-31 1993-08-31 Codeur de niveau de priorité.
FR9310576 1993-08-31

Publications (1)

Publication Number Publication Date
JPH07152586A true JPH07152586A (ja) 1995-06-16

Family

ID=9450587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6204884A Pending JPH07152586A (ja) 1993-08-31 1994-08-30 循環優先順位エンコーダ

Country Status (5)

Country Link
US (1) US5568485A (ja)
EP (1) EP0640926B1 (ja)
JP (1) JPH07152586A (ja)
DE (1) DE69428953T2 (ja)
FR (1) FR2709579B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0704806B1 (en) * 1994-09-28 2001-01-24 STMicroelectronics S.r.l. Managing unit for interrupt channels in a microcontroller
DE69525949T2 (de) * 1995-12-29 2002-07-25 Bull S.A., Louveciennes Arbitrierungseinheit mit kreisförmiger Priorität, insbesondere für Multiprozessorsysteme mit synchronen symmetrischen Prozessoren
US6681315B1 (en) 1997-11-26 2004-01-20 International Business Machines Corporation Method and apparatus for bit vector array
US6028452A (en) * 1998-02-27 2000-02-22 Digital Equipment Corporation Method and apparatus for a fast variable precedence priority encoder with optimized round robin precedence update scheme
AU745572B2 (en) * 1998-11-16 2002-03-21 Canon Kabushiki Kaisha Multi-Level random access priority encoder
US6591331B1 (en) 1999-12-06 2003-07-08 Netlogic Microsystems, Inc. Method and apparatus for determining the address of the highest priority matching entry in a segmented content addressable memory device
US6647449B1 (en) * 2000-10-05 2003-11-11 Hewlett-Packard Development Company, L.P. System, method and circuit for performing round robin arbitration
US6696988B2 (en) 2000-12-29 2004-02-24 Intel Corporation Method and apparatus for implementing circular priority encoder
US6868529B1 (en) * 2001-08-31 2005-03-15 Turin Networks Method and apparatus for efficient implementation of round robin control unit
US7099972B2 (en) * 2002-07-03 2006-08-29 Sun Microsystems, Inc. Preemptive round robin arbiter
US7236499B2 (en) * 2003-06-23 2007-06-26 Intel Corporation Resource arbitration in accordance with a masked request vector
US20100138618A1 (en) * 2008-12-03 2010-06-03 Vns Portfolio Llc Priority Encoders
JP4897851B2 (ja) * 2009-05-14 2012-03-14 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システム及びコンピュータ・システムの制御方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3334123C2 (de) * 1983-09-16 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur prioritätsgerechten Zuteilung eines Systembusses für Teilnehmer eines Multiprozessorsystems
US5083261A (en) * 1983-11-03 1992-01-21 Motorola, Inc. Dynamically alterable interrupt priority circuit
US5039986A (en) * 1988-11-15 1991-08-13 International Business Machines Corporation High speed dynamic allocator for various length time slots
DD277778B5 (de) * 1988-12-06 1993-06-24 Jenoptik Jena Gmbh Verfahren und anordnung zur busvergabe an datenverarbeitende einrichtungen
US5095460A (en) * 1989-04-25 1992-03-10 Digital Equipment Corporation Rotating priority encoder operating by selectively masking input signals to a fixed priority encoder
JP2833796B2 (ja) * 1989-10-11 1998-12-09 日本電気株式会社 バス調停装置
JPH03137757A (ja) * 1989-10-24 1991-06-12 Mitsubishi Electric Corp 優先順位制御方式
DE4024029C2 (de) * 1990-07-28 1994-07-28 Teldix Gmbh Entscheidungslogik zur Priorisierung und Synchronisierung zeitlich asynchroner Signale
US5265258A (en) * 1991-03-19 1993-11-23 Motorola, Inc. Partial-sized priority encoder circuit having look-ahead capability
JP2625589B2 (ja) * 1991-04-22 1997-07-02 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチプロセッサ・システム
US5257383A (en) * 1991-08-12 1993-10-26 Stratus Computer, Inc. Programmable interrupt priority encoder method and apparatus
US5321640A (en) * 1992-11-27 1994-06-14 Motorola, Inc. Priority encoder and method of operation

Also Published As

Publication number Publication date
EP0640926A1 (fr) 1995-03-01
EP0640926B1 (fr) 2001-11-07
FR2709579A1 (fr) 1995-03-10
DE69428953D1 (de) 2001-12-13
FR2709579B1 (fr) 1995-11-17
US5568485A (en) 1996-10-22
DE69428953T2 (de) 2002-06-27

Similar Documents

Publication Publication Date Title
US4609995A (en) Priority controller
KR0176262B1 (ko) 무방향 인터럽트를 동적으로 조정하기 위한 방법 및 장치
US5555413A (en) Computer system and method with integrated level and edge interrupt requests at the same interrupt priority
JPH07152586A (ja) 循環優先順位エンコーダ
US7093045B2 (en) Method and apparatus for bus arbitration capable of effectively altering a priority order
US5805838A (en) Fast arbiter with decision storage
US5043935A (en) Data transfer system for rearranging data units using intermediate temporary registers
EP0337385A2 (en) Cache memory controller associated with a microprocessor
US7237216B2 (en) Clock gating approach to accommodate infrequent additional processing latencies
JPH01134557A (ja) アービタ回路
US7376777B2 (en) Performing an N-bit write access to an M×N-bit-only peripheral
EP0462622B1 (en) Microprocessor capable of ensuring flexible recovery time for I/O device
JPH0721103A (ja) データ転送装置
JP2635863B2 (ja) 中央処理装置
JP3611049B2 (ja) 内部レジスタ回路
JP2692469B2 (ja) データ制御装置
JPH0443302B2 (ja)
JPH0198046A (ja) キャッシュメモリ制御用集積回路
JPS59191647A (ja) デ−タ処理システムにおけるシリアルｉ／ｏ
JPS62209652A (ja) アクセスプライオリテイ制御方式
JPH04211832A (ja) 情報処理装置
JPS6367052A (ja) シリアルデ−タの送信装置
JPH0721094A (ja) データ入出力回路
JPH05334241A (ja) バス・アビトレーション方式
JPH07210496A (ja) データ転送装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050628

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051101