JPH04245572A - プリント基板ｃａｄシステム - Google Patents
プリント基板ｃａｄシステムInfo
- Publication number
- JPH04245572A JPH04245572A JP3031608A JP3160891A JPH04245572A JP H04245572 A JPH04245572 A JP H04245572A JP 3031608 A JP3031608 A JP 3031608A JP 3160891 A JP3160891 A JP 3160891A JP H04245572 A JPH04245572 A JP H04245572A
- Authority
- JP
- Japan
- Prior art keywords
- wiring length
- wiring
- signal line
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明はプリント基板ＣＡＤシステムに関
し、特にＣＡＤ技法により生成されたプリント基板上の
実装配線パターンの接続データをチェックするプリント
基板ＣＡＤチェックシステムに関する。
し、特にＣＡＤ技法により生成されたプリント基板上の
実装配線パターンの接続データをチェックするプリント
基板ＣＡＤチェックシステムに関する。
【０００２】
【従来技術】論理回路を表わす論理配線接続データから
生成されたプリント基板実装配線パターンを示す接続デ
ータをチェックする場合、配線長の制限が必要な信号線
の配線長をチェックする機能は従来技術に設けられてい
ない。そのため、配線パターンのうち配線長の制限が要
求される部分の物理的配線長は人間がチェックしている
のが実状である。
生成されたプリント基板実装配線パターンを示す接続デ
ータをチェックする場合、配線長の制限が必要な信号線
の配線長をチェックする機能は従来技術に設けられてい
ない。そのため、配線パターンのうち配線長の制限が要
求される部分の物理的配線長は人間がチェックしている
のが実状である。
【０００３】よって、多大なチェック工数が必要であり
、また１００ ％の品質保証が不可能であるために、設
計品質の向上は望めない。
、また１００ ％の品質保証が不可能であるために、設
計品質の向上は望めない。
【０００４】
【発明の目的】本発明の目的は、配線長のチェックを自
動的に行うようにしてチェック工数の削減及び設計品質
の向上を可能にしたプリント基板ＣＡＤシステムを提供
することである。
動的に行うようにしてチェック工数の削減及び設計品質
の向上を可能にしたプリント基板ＣＡＤシステムを提供
することである。
【０００５】
【発明の構成】本発明によるプリント基板ＣＡＤシステ
ムは、配線長の制限が必要な信号線に対して予めその配
線長を指定した論理接続データを格納したデータファイ
ルと、この論理接続データから得られたプリント基板上
の実装配線パターンを示す実装接続データを格納したデ
ータファイルと、これ等両データファイルからのデータ
を入力して、配線長の制限が必要な前記信号線を前記実
装接続データから抽出する抽出処理部と、この抽出され
た信号線の指定配線長と実際の配線長とを比較する配線
長演算部とを含むことを特徴とする。
ムは、配線長の制限が必要な信号線に対して予めその配
線長を指定した論理接続データを格納したデータファイ
ルと、この論理接続データから得られたプリント基板上
の実装配線パターンを示す実装接続データを格納したデ
ータファイルと、これ等両データファイルからのデータ
を入力して、配線長の制限が必要な前記信号線を前記実
装接続データから抽出する抽出処理部と、この抽出され
た信号線の指定配線長と実際の配線長とを比較する配線
長演算部とを含むことを特徴とする。
【０００６】
【実施例】以下、図面を参照しつつ本発明の実施例を説
明する。
明する。
【０００７】図１は本発明の実施例のシステムブロック
図である。論理接続データファイル１０は論理回路をデ
ータ化して格納したファイルであり、実装接続データフ
ァイル１１はこの論理回路をプリント基板上に実際に実
装して組立てるときの接続配線パターン等を含むデータ
であり、これ等データはＣＡＤ技法により生成されてい
る。
図である。論理接続データファイル１０は論理回路をデ
ータ化して格納したファイルであり、実装接続データフ
ァイル１１はこの論理回路をプリント基板上に実際に実
装して組立てるときの接続配線パターン等を含むデータ
であり、これ等データはＣＡＤ技法により生成されてい
る。
【０００８】入力部１２は両データファイル１０，１１
からデータを夫々入力して処理部１３へ供給するもので
あり、処理部１３は入力データからチェック対象の信号
線の指定配線長及びチェック対象の信号線の実際のパタ
ーン配線データを夫々抽出して、配線長演算部１４へ供
給すると共に、配線長演算部１４からの演算結果を用い
て正当性を判断する。
からデータを夫々入力して処理部１３へ供給するもので
あり、処理部１３は入力データからチェック対象の信号
線の指定配線長及びチェック対象の信号線の実際のパタ
ーン配線データを夫々抽出して、配線長演算部１４へ供
給すると共に、配線長演算部１４からの演算結果を用い
て正当性を判断する。
【０００９】配線長演算部１４は実際のパターン配線デ
ータを用いて物理的配線長を算出し、この算出結果と指
定配線長とを比較する。出力部１５は処理部１３からの
正当性の判断結果を出力するものである。
ータを用いて物理的配線長を算出し、この算出結果と指
定配線長とを比較する。出力部１５は処理部１３からの
正当性の判断結果を出力するものである。
【００１０】図２はプリント基板の回路図をデータ化し
た論理ファイル１０内のイメージ図であり、図３はその
論理接続データを基にプリント基板上に実際に配線を行
った場合の配線イメージ図である。
た論理ファイル１０内のイメージ図であり、図３はその
論理接続データを基にプリント基板上に実際に配線を行
った場合の配線イメージ図である。
【００１１】図２に示す如く、配線長の制限が必要な信
号線名Ａ−１〜Ａ−５に対して、夫々指定配線長５０Ｍ
Ｍ〜９０ＭＭを付与しておく。これにより、プリント基
板のコネクタ２〜６とＩＣ１の０１〜０５ピンとの各間
の配線２０〜６０は、夫々５０ｍｍ〜９０ｍｍ以内の信
号配線長を有すべき信号線であることが分る。
号線名Ａ−１〜Ａ−５に対して、夫々指定配線長５０Ｍ
Ｍ〜９０ＭＭを付与しておく。これにより、プリント基
板のコネクタ２〜６とＩＣ１の０１〜０５ピンとの各間
の配線２０〜６０は、夫々５０ｍｍ〜９０ｍｍ以内の信
号配線長を有すべき信号線であることが分る。
【００１２】実際の配線パターンは図３に示す如くなっ
ているものとする。例えば、コネクタ２とＩＣ１の０１
ピンとの間の配線は、表面配線パターン２１と裏面配線
パターン２２とからなり、他の配線についても同様とす
る。尚、８及び９はスルーホールである。
ているものとする。例えば、コネクタ２とＩＣ１の０１
ピンとの間の配線は、表面配線パターン２１と裏面配線
パターン２２とからなり、他の配線についても同様とす
る。尚、８及び９はスルーホールである。
【００１３】処理部１３はこの指定配線長が予め付与さ
れた信号線を全て抽出する。この抽出された信号線の配
線パターンと指定配線長とは配線長演算部１４へ供給さ
れる。この配線長演算部１４では、配線パターン（２１
，２２）の物理的長さを算出し、この算出結果と対応す
る指定配線長とを比較する。
れた信号線を全て抽出する。この抽出された信号線の配
線パターンと指定配線長とは配線長演算部１４へ供給さ
れる。この配線長演算部１４では、配線パターン（２１
，２２）の物理的長さを算出し、この算出結果と対応す
る指定配線長とを比較する。
【００１４】この比較結果は処理部１３へ入力され、正
当性が判定される。すなわち、指定配線長以内で実際の
信号配線が行われているかどうかが判定され、その結果
が出力部１５により出力されるものである。
当性が判定される。すなわち、指定配線長以内で実際の
信号配線が行われているかどうかが判定され、その結果
が出力部１５により出力されるものである。
【００１５】
【発明の効果】叙上の如く、本発明によれば、プリント
基板上の配線パターンのうち配線長の制限がある配線に
ついて自動的にその配線長を算出してチェックするよう
にしているので、チェック工数が不要となると共に、設
計品質も向上するという効果がある。
基板上の配線パターンのうち配線長の制限がある配線に
ついて自動的にその配線長を算出してチェックするよう
にしているので、チェック工数が不要となると共に、設
計品質も向上するという効果がある。
【図１】本発明の実施例のシステムブロック図である。
【図２】論理接続データのイメージ例を示す図である。
【図３】プリント基板実装接続データのイメージ例を示
す図である。
す図である。
１０ 論理接続データファイル
１１ 実装接続データファイル
１３ 処理部
１４ 配線長演算部
Claims (1)
- 【請求項１】 配線長の制限が必要な信号線に対して
予めその配線長を指定した論理接続データを格納したデ
ータファイルと、この論理接続データから得られたプリ
ント基板上の実装配線パターンを示す実装接続データを
格納したデータファイルと、これ等両データファイルか
らのデータを入力して、配線長の制限が必要な前記信号
線を前記実装接続データから抽出する抽出処理部と、こ
の抽出された信号線の指定配線長と実際の配線長とを比
較する配線長演算部とを含むことを特徴とするプリント
基板ＣＡＤシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031608A JPH04245572A (ja) | 1991-01-31 | 1991-01-31 | プリント基板ｃａｄシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031608A JPH04245572A (ja) | 1991-01-31 | 1991-01-31 | プリント基板ｃａｄシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04245572A true JPH04245572A (ja) | 1992-09-02 |
Family
ID=12335920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3031608A Pending JPH04245572A (ja) | 1991-01-31 | 1991-01-31 | プリント基板ｃａｄシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04245572A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6584608B1 (en) | 1997-10-07 | 2003-06-24 | Fujitsu Limited | Interactive designing process and system of a printed circuit board pattern |
-
1991
- 1991-01-31 JP JP3031608A patent/JPH04245572A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6584608B1 (en) | 1997-10-07 | 2003-06-24 | Fujitsu Limited | Interactive designing process and system of a printed circuit board pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61194507A (ja) | 挿入機用ｎｃデータ作成方法 | |
| US6898775B2 (en) | System for ensuring correct pin assignments between system board connections using common mapping files | |
| JP3119242B2 (ja) | プリント基板配線処理システム及び方法 | |
| JP3991224B2 (ja) | カード設計検証方法及びカード設計検証システム | |
| JPH04243486A (ja) | プリント基板ｃａｄシステム | |
| JPH0594498A (ja) | プリント基板ｃａｄシステム | |
| JP3022433B2 (ja) | グループ等長配線システム | |
| JPH0620006A (ja) | プリント基板ｃａｄシステム | |
| JPH03118665A (ja) | デザインルールチェック方式 | |
| JP3019032B2 (ja) | 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置 | |
| JP2985261B2 (ja) | プリント板配線設計装置 | |
| JP2705548B2 (ja) | 印刷回路基板設計支援装置 | |
| JPH03212769A (ja) | 平衡伝送配線チェックシステム | |
| JP4240553B2 (ja) | プリント基板製造用ｃａｄ装置による電源回路の設計方法 | |
| JP2932569B2 (ja) | 配線ネット分割処理装置 | |
| JP3318205B2 (ja) | プリント板設計システムの異種ネットに対する配線長制限の設定方法 | |
| JPH03237566A (ja) | 平衡伝送配線情報生成システム | |
| JPH03113575A (ja) | 実装部品配線情報生成システム | |
| JPH07225784A (ja) | プリント基板用ｃａｄシステム | |
| JPH0785126A (ja) | プリント基板ｃａｄシステム | |
| JPH08171578A (ja) | 回路図ｃａｄシステム | |
| US20050102641A1 (en) | Efficient and comprehensive method to calculate ic package or pcb trace mutual inductance using circular segments and lookup tables | |
| JPH02204868A (ja) | 実装設計チエック方法 | |
| JPH0773210A (ja) | プリント基板設計支援装置 | |
| JPH04255074A (ja) | 半導体集積回路の自動配置配線システム |