JPH0424722B2 - - Google Patents
Info
- Publication number
- JPH0424722B2 JPH0424722B2 JP58006922A JP692283A JPH0424722B2 JP H0424722 B2 JPH0424722 B2 JP H0424722B2 JP 58006922 A JP58006922 A JP 58006922A JP 692283 A JP692283 A JP 692283A JP H0424722 B2 JPH0424722 B2 JP H0424722B2
- Authority
- JP
- Japan
- Prior art keywords
- section
- control
- data
- input
- control block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/3668—Testing of software
- G06F11/3672—Test management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Control By Computers (AREA)
Description
【発明の詳細な説明】
本発明はプロセス制御装置に組み込まれ、その
プロセス制御装置の動作を決定するソフトウエア
の検証方法に関するものである。
プロセス制御装置の動作を決定するソフトウエア
の検証方法に関するものである。
ソフトウエアにより動作が決定するプロセス制
御装置においては、ソフトウエアの検証方法の良
否は、そのプロセス制御装置の性能を左右する重
要な要素の1つである。
御装置においては、ソフトウエアの検証方法の良
否は、そのプロセス制御装置の性能を左右する重
要な要素の1つである。
第1図に従来の方法によつてソフトウエアを検
証する際の一般的なシステム構成例を示す。図に
示すように、プロセス制御装置1の入力部3には
模擬入力装置5が接続され、出力部4には出力表
示装置6が接続される。そして、まず模擬入力装
置5からある入力パターンをプロセス制御装置1
に入力する。その後、プロセス制御装置1がこの
入力に基づいた処理を行なうことにより出力部4
に得られる出力パターンを出力表示装置6により
判読し、入力パターンに対応した所定の出力パタ
ーンになつているかどうかをチエツクする。
証する際の一般的なシステム構成例を示す。図に
示すように、プロセス制御装置1の入力部3には
模擬入力装置5が接続され、出力部4には出力表
示装置6が接続される。そして、まず模擬入力装
置5からある入力パターンをプロセス制御装置1
に入力する。その後、プロセス制御装置1がこの
入力に基づいた処理を行なうことにより出力部4
に得られる出力パターンを出力表示装置6により
判読し、入力パターンに対応した所定の出力パタ
ーンになつているかどうかをチエツクする。
ところで、この方法では入力模擬装置5と出力
表示装置6を別個用意する必要がある。また、ソ
フトウエアに不具合点があつた場合には、入出力
信号の状態からソフトウエアのどの部分が不具合
であるかを総合的に判断せざるを不具合箇所の検
出にはある程度熟練した技術が必要となる。さら
に、実際の制御対象となるプロセスと、プロセス
制御装置の入力部、出力部とを接続した後にソフ
トウエアに変更があつた場合には、その検証のた
めに制御対象のプロセスをプロセス制御装置とは
一度切り離し、入力模擬装置と出力表示装置を接
続する必要があり、ソフトウエアの検証後、再度
プロセスをプロセス制御装置に接続し直さなけれ
ばならないという欠点があつた。
表示装置6を別個用意する必要がある。また、ソ
フトウエアに不具合点があつた場合には、入出力
信号の状態からソフトウエアのどの部分が不具合
であるかを総合的に判断せざるを不具合箇所の検
出にはある程度熟練した技術が必要となる。さら
に、実際の制御対象となるプロセスと、プロセス
制御装置の入力部、出力部とを接続した後にソフ
トウエアに変更があつた場合には、その検証のた
めに制御対象のプロセスをプロセス制御装置とは
一度切り離し、入力模擬装置と出力表示装置を接
続する必要があり、ソフトウエアの検証後、再度
プロセスをプロセス制御装置に接続し直さなけれ
ばならないという欠点があつた。
本発明は上記に鑑み、このような欠点を除去し
て特別な装置を接続することなしに、また容易に
ソフトウエアの検証を行なうことのできるソフト
ウエアの検証方法を提供することを目的とする。
て特別な装置を接続することなしに、また容易に
ソフトウエアの検証を行なうことのできるソフト
ウエアの検証方法を提供することを目的とする。
この目的は本発明によれば、全体の制御処理内
容を複数個の制御機能に分割し、各制御機能に対
応させてそれぞれ、処理すべき入力データを格納
しておく入力データ部、入力データを処理する内
容を最適の記述言語で記述し格納しておく機能記
述部、該記述言語の種別を示す機能記述言語種別
格納部および入力データを処理した結果を格納し
ておく出力データ部からなる制御ブロツクと、該
制御ブロツクのデータの転送を指示する結線テー
ブルと、該結線テーブルに従い制御ブロツクのデ
ータの転送を実行し、かつ前記機能記述言語種別
格納部を参照して前記機能記述部の記述言語を解
読実行する演算処理装置とからプロセス制御装置
を構成し、前記結線テーブルに従つた制御ブロツ
クのデータの転送を無効にする指令を与えた後、
各制御ブロツク毎に前記入力データ部に所定の入
力パターンを加えて前記機能記述部の内容に従つ
た処理を行ない、この処理結果として得られる前
記出力データ部のデータが前記入力パターンに対
応した所定の出力パターンであるかどうかをチエ
ツクして、各制御ブロツクのソフトウエアの検証
を行なうことにより達成される。
容を複数個の制御機能に分割し、各制御機能に対
応させてそれぞれ、処理すべき入力データを格納
しておく入力データ部、入力データを処理する内
容を最適の記述言語で記述し格納しておく機能記
述部、該記述言語の種別を示す機能記述言語種別
格納部および入力データを処理した結果を格納し
ておく出力データ部からなる制御ブロツクと、該
制御ブロツクのデータの転送を指示する結線テー
ブルと、該結線テーブルに従い制御ブロツクのデ
ータの転送を実行し、かつ前記機能記述言語種別
格納部を参照して前記機能記述部の記述言語を解
読実行する演算処理装置とからプロセス制御装置
を構成し、前記結線テーブルに従つた制御ブロツ
クのデータの転送を無効にする指令を与えた後、
各制御ブロツク毎に前記入力データ部に所定の入
力パターンを加えて前記機能記述部の内容に従つ
た処理を行ない、この処理結果として得られる前
記出力データ部のデータが前記入力パターンに対
応した所定の出力パターンであるかどうかをチエ
ツクして、各制御ブロツクのソフトウエアの検証
を行なうことにより達成される。
以下、本発明を図に示す実施例に基づいて詳細
に説明する。
に説明する。
まず、本発明によるソフトウエアの検証方法が
適用されるプロセス制御装置の構成について説明
する。第2図は本発明が適用されるプロセス制御
装置の概略構成図を示すものであり、図において
7は演算処理装置、8は共通バス、9は主メモ
リ、10はプロセス入出力装置を示している。演
算処理装置7、主メモリ9、プロセス入出力装置
10は共通バス8を介して互いに接続されてい
る。このような構成において、ソフトウエアを次
の手順にて作成する。
適用されるプロセス制御装置の構成について説明
する。第2図は本発明が適用されるプロセス制御
装置の概略構成図を示すものであり、図において
7は演算処理装置、8は共通バス、9は主メモ
リ、10はプロセス入出力装置を示している。演
算処理装置7、主メモリ9、プロセス入出力装置
10は共通バス8を介して互いに接続されてい
る。このような構成において、ソフトウエアを次
の手順にて作成する。
1 全体の制御処理内容を把握し、それを複数個
の制御機能に分割する。
の制御機能に分割する。
2 各々の制御機能に対し、1つずつ制御ブロツ
クを割当てる。
クを割当てる。
3 制御ブロツク間結線テーブルを作成してブロ
ツク間のデータ受渡しを指定する。
ツク間のデータ受渡しを指定する。
4 各制御ブロツクの処理内容を各々の処理に最
適な記述言語を選択し、記述していく。例え
ば、比較的単純なシーケンス制御の場合にはシ
ーケンステーブルを、複雑な判定を多く含んだ
シーケンス制御には問題向言語を、フイードバ
ツク制御、アナログ演算を主体とした処理には
機能モジユールの組み合せを、さらに非常に特
異な制御処理にはアセンブラ言語を選んでい
く。
適な記述言語を選択し、記述していく。例え
ば、比較的単純なシーケンス制御の場合にはシ
ーケンステーブルを、複雑な判定を多く含んだ
シーケンス制御には問題向言語を、フイードバ
ツク制御、アナログ演算を主体とした処理には
機能モジユールの組み合せを、さらに非常に特
異な制御処理にはアセンブラ言語を選んでい
く。
このような手順でソフトウエアの作成が終了す
るが、このソフトウエア作成の概念図を第3図に
示す。すなわち、第3図に示すように、各制御機
能毎に割当てられた制御ブロツクA,B,C,D
にそれぞれ処理すべき入力データを格納しておく
入力データ部11aないし11d、入力データを
処理した結果を格納しておく出力データ部12a
ないし12d、入力データを処理する内容を各種
の記述言語で記述し格納しておく機能記述部14
aないし14d、この記述言語の種別を示す機能
記述言語種別格納部13aないし13dを設け、
かつ各制御ブロツクの入力データ部11aないし
11dと出力データ部12aないし12dとを制
御処理内容に対応させてソフトウエア上で結線す
ることにより、全体の制御処理内容を実現するの
である。そして、第3図に示すような複数の制御
ブロツク(なお、第3図においては4つの制御ブ
ロツクが示されているが、この数に限定されない
ことは勿論である。)が1つのシエルフ内に格納
されてプロセス制御装置が構成される。このシエ
ルフには入出力カードが挿入される。されに高機
能システムを構成するために複数のシエルフを用
いて各シエルフ内の制御ブロツクを結線すること
もある。このような構成とした場合の全体システ
ムを第4図を用いて説明する。第4図に示すよう
に、1つのシエルフ15内に4つの制御ブロツク
A,B,C,Dがあるとすると、これらの制御ブ
ロツクA,B,C,Dの入力データ部や出力デー
タ部は入力制御部16あるいは出力制御部17と
結線されたり、さらにシエルフ15の入力データ
部15aや出力データ部15bと結線されて他の
シエルフ内の制御ブロツクと結線される。なお、
シエルフによつては制御ブロツクと入力制御部1
6、出力制御部17との結線がないものもある。
るが、このソフトウエア作成の概念図を第3図に
示す。すなわち、第3図に示すように、各制御機
能毎に割当てられた制御ブロツクA,B,C,D
にそれぞれ処理すべき入力データを格納しておく
入力データ部11aないし11d、入力データを
処理した結果を格納しておく出力データ部12a
ないし12d、入力データを処理する内容を各種
の記述言語で記述し格納しておく機能記述部14
aないし14d、この記述言語の種別を示す機能
記述言語種別格納部13aないし13dを設け、
かつ各制御ブロツクの入力データ部11aないし
11dと出力データ部12aないし12dとを制
御処理内容に対応させてソフトウエア上で結線す
ることにより、全体の制御処理内容を実現するの
である。そして、第3図に示すような複数の制御
ブロツク(なお、第3図においては4つの制御ブ
ロツクが示されているが、この数に限定されない
ことは勿論である。)が1つのシエルフ内に格納
されてプロセス制御装置が構成される。このシエ
ルフには入出力カードが挿入される。されに高機
能システムを構成するために複数のシエルフを用
いて各シエルフ内の制御ブロツクを結線すること
もある。このような構成とした場合の全体システ
ムを第4図を用いて説明する。第4図に示すよう
に、1つのシエルフ15内に4つの制御ブロツク
A,B,C,Dがあるとすると、これらの制御ブ
ロツクA,B,C,Dの入力データ部や出力デー
タ部は入力制御部16あるいは出力制御部17と
結線されたり、さらにシエルフ15の入力データ
部15aや出力データ部15bと結線されて他の
シエルフ内の制御ブロツクと結線される。なお、
シエルフによつては制御ブロツクと入力制御部1
6、出力制御部17との結線がないものもある。
このような各制御ブロツクは、具体的には第2
図に示す主メモリ9に格納される。第5図は、こ
の主メモリ9の概略構成図であり、各制御ブロツ
クA,B,C,D毎に第3図に示す入力データ部
11aないし11d、出力データ部12aないし
12d、機能記述言語種別格納部13aないし1
3d、機能記述部14aないし14dが設けられ
ている。また主メモリ9には、このような制御ブ
ロツクのほかに制御ブロツク間結線テーブル9が
設けられる。この制御ブロツク間結線テーブル1
8は、各制御ブロツク間のデータの受け渡しを指
定するものであり、各制御ブロツクの入力データ
部の各入力データ毎にテーブルが構成される。ま
た、制御ブロツクと出力制御部17、シエルフ1
5の出力データ部15bとの間、あるいはシエル
フ間のデータの受渡しを指定するために、出力制
御部17とシエルフ15の入力データ部15a、
出力データ部15bとを制御ブロツクとみなし
て、出力制御部の各入力データ毎の結線テーブル
19、シエルフ15の出力データ部15bの各デ
ータ毎の結線テーブル20、およびシエルフ15
の入力データ部15aの各データ毎の結線テーブ
ル(シエルフ間の結線テーブル)21が構成され
る。なお、入力制御部16と制御ブロツクとの結
線は制御ブロツクの入力データ部の各入力データ
毎の制御ブロツク結線テーブルにて指定されるた
め不要である。
図に示す主メモリ9に格納される。第5図は、こ
の主メモリ9の概略構成図であり、各制御ブロツ
クA,B,C,D毎に第3図に示す入力データ部
11aないし11d、出力データ部12aないし
12d、機能記述言語種別格納部13aないし1
3d、機能記述部14aないし14dが設けられ
ている。また主メモリ9には、このような制御ブ
ロツクのほかに制御ブロツク間結線テーブル9が
設けられる。この制御ブロツク間結線テーブル1
8は、各制御ブロツク間のデータの受け渡しを指
定するものであり、各制御ブロツクの入力データ
部の各入力データ毎にテーブルが構成される。ま
た、制御ブロツクと出力制御部17、シエルフ1
5の出力データ部15bとの間、あるいはシエル
フ間のデータの受渡しを指定するために、出力制
御部17とシエルフ15の入力データ部15a、
出力データ部15bとを制御ブロツクとみなし
て、出力制御部の各入力データ毎の結線テーブル
19、シエルフ15の出力データ部15bの各デ
ータ毎の結線テーブル20、およびシエルフ15
の入力データ部15aの各データ毎の結線テーブ
ル(シエルフ間の結線テーブル)21が構成され
る。なお、入力制御部16と制御ブロツクとの結
線は制御ブロツクの入力データ部の各入力データ
毎の制御ブロツク結線テーブルにて指定されるた
め不要である。
第3図の制御ブロツクBの入力データ部11b
の結線テーブルを一例として第6図に示す。第3
図においては制御ブロツクBの入力データ第2,
4,32番目がそれぞれ制御ブロツクCの出力デー
タ第34番目、制御ブロツクAの出力データ第33番
目、制御ブロツクAの出力データ第63番目に結線
されている。したがつて、結線テーブルは制御ブ
ロツク番号部22と出力データ番号部23とから
構成されており、これらの制御ブロツク番号部2
2と出力データ番号部23の入力データの第2,
4,32番目に対応する箇所にそれぞれ制御ブロツ
ク番号C,A,A出力データ番号34,33,63が格
納されている。制御ブロツクの入力データ部がシ
エルフの入力データ部や入力制御部と結線される
場合には、制御ブロツク番号部にシエルフの番号
や入力制御部の番号が記載される。また、シエル
フ15の入力データ部の結線テーブルの制御ブロ
ツク番号部には他のシエルフの番号が記載され
る。なお、入力制御部16、出力制御部17およ
びシエルフの入力データ部、出力データ部とを制
御ブロツクとみなすために、主メモリ9に図示さ
れていないがデータ領域を設けておく。
の結線テーブルを一例として第6図に示す。第3
図においては制御ブロツクBの入力データ第2,
4,32番目がそれぞれ制御ブロツクCの出力デー
タ第34番目、制御ブロツクAの出力データ第33番
目、制御ブロツクAの出力データ第63番目に結線
されている。したがつて、結線テーブルは制御ブ
ロツク番号部22と出力データ番号部23とから
構成されており、これらの制御ブロツク番号部2
2と出力データ番号部23の入力データの第2,
4,32番目に対応する箇所にそれぞれ制御ブロツ
ク番号C,A,A出力データ番号34,33,63が格
納されている。制御ブロツクの入力データ部がシ
エルフの入力データ部や入力制御部と結線される
場合には、制御ブロツク番号部にシエルフの番号
や入力制御部の番号が記載される。また、シエル
フ15の入力データ部の結線テーブルの制御ブロ
ツク番号部には他のシエルフの番号が記載され
る。なお、入力制御部16、出力制御部17およ
びシエルフの入力データ部、出力データ部とを制
御ブロツクとみなすために、主メモリ9に図示さ
れていないがデータ領域を設けておく。
このような構成において、演算処理装置7は各
結線テーブルに従つて、各制御ブロツクの入力デ
ータ部に結線先の出力データ部のデータをセツト
する。なお、シエルフの入力データ部には他のシ
エルフの出力データ部のデータがセツトされ、出
力制御部には結線先の制御ブロツクのデータ部の
データがセツトされる。その後演算処理装置7は
機能記述言語種別格納部を参照して機能記述部が
どの言語で記述されているかを知り、その記述に
従つて入力データ部のデータを処理していき、そ
の結果を出力データ部にセツトしていく。この一
連の手順を演算処理装置7は制御ブロツクの番号
順に各制御ブロツク毎に実行していき、全体の制
御処理内容を実現する。なお、入力制御部16、
出力制御部17、シエルフの入力データ部、出力
データ部に対応する制御ブロツクの処理は、制御
対象から入力を取り込んだり、あるいは出力を出
したり、さらに他のシエルフや制御ブロツクから
データを取り込んだりすることが行なわれる。こ
のような手順を実現するために、演算処理装置7
には各機能記述言語を解読して実行するためのソ
フトが組み込まれている。
結線テーブルに従つて、各制御ブロツクの入力デ
ータ部に結線先の出力データ部のデータをセツト
する。なお、シエルフの入力データ部には他のシ
エルフの出力データ部のデータがセツトされ、出
力制御部には結線先の制御ブロツクのデータ部の
データがセツトされる。その後演算処理装置7は
機能記述言語種別格納部を参照して機能記述部が
どの言語で記述されているかを知り、その記述に
従つて入力データ部のデータを処理していき、そ
の結果を出力データ部にセツトしていく。この一
連の手順を演算処理装置7は制御ブロツクの番号
順に各制御ブロツク毎に実行していき、全体の制
御処理内容を実現する。なお、入力制御部16、
出力制御部17、シエルフの入力データ部、出力
データ部に対応する制御ブロツクの処理は、制御
対象から入力を取り込んだり、あるいは出力を出
したり、さらに他のシエルフや制御ブロツクから
データを取り込んだりすることが行なわれる。こ
のような手順を実現するために、演算処理装置7
には各機能記述言語を解読して実行するためのソ
フトが組み込まれている。
次に、このように構成されるプロセス制御装置
のソフトウエアの検証方法について説明する。
のソフトウエアの検証方法について説明する。
第7図はソフトウエアの検証を行なうための装
置をプロセス制御装置に接続した場合のシステム
の概略構成図であり、図において24はプロセス
制御装置、25はマンマシンインタフエース装
置、26はCRT装置、27はハードコピー装置
を示している。マンマシンインタフエース装置2
5はプロセス制御装置24が通常備えているもの
である。このようなシステムにおいて、ソフトウ
エアの検証方法を第8図a,bを用いて説明す
る。第8図a,bはそれぞれソフトウエアの検証
を行なわない場合、行なう場合のプロセス制御装
置の概念図を示している。なお、第8図において
はシエルフ間の結線はないものとしている。ソフ
トウエアの検証を行なわない場合には、第8図a
に示すようにプロセス制御装置24内の入力カー
ド28、出力カード29、制御ブロツク30の結
線が行なわれており、プロセス制御装置24はマ
ンマシンインタフエース装置25からの指令およ
び情報をインタフエース部33を介して受けと
り、演算処理装置31が結線テーブル32に従つ
て全体の制御処理を行なう。
置をプロセス制御装置に接続した場合のシステム
の概略構成図であり、図において24はプロセス
制御装置、25はマンマシンインタフエース装
置、26はCRT装置、27はハードコピー装置
を示している。マンマシンインタフエース装置2
5はプロセス制御装置24が通常備えているもの
である。このようなシステムにおいて、ソフトウ
エアの検証方法を第8図a,bを用いて説明す
る。第8図a,bはそれぞれソフトウエアの検証
を行なわない場合、行なう場合のプロセス制御装
置の概念図を示している。なお、第8図において
はシエルフ間の結線はないものとしている。ソフ
トウエアの検証を行なわない場合には、第8図a
に示すようにプロセス制御装置24内の入力カー
ド28、出力カード29、制御ブロツク30の結
線が行なわれており、プロセス制御装置24はマ
ンマシンインタフエース装置25からの指令およ
び情報をインタフエース部33を介して受けと
り、演算処理装置31が結線テーブル32に従つ
て全体の制御処理を行なう。
これに対して、ソフトウエアの検証を行なう場
合には第8図bに示すように入力制御部28、出
力制御部29、制御ブロツク30間の結線を無効
にして各制御ブロツクの入出力データの転送は行
なわないようにする。具体的には、マンマシンイ
ンタフエース装置25よりプロセス制御装置24
に結線無効の指示を与えて、プログラム実行の際
に参照される結線無効フラグを“1”にセツトす
る。演算処理装置31は、第9図のフロチヤート
に示すようにこの結線無効フラグを参照し、この
フラグが“0”である場合には結線テーブルに従
つて結線先のデータを新たに取込んだのち処理を
行ない、処理結果として出力データを書込むが、
もし、このフラグが“1”である場合には、入力
データの取込みは行なわずに、既に取込まれてい
るデータを用いて処理を行ない処理結果としての
出力データを書込む。このようにすることによ
り、入力制御部、出力制御部、制御ブロツク間の
データの受渡しは行なわれずに、機能記述言語に
述つた処理だけが行なわれる。
合には第8図bに示すように入力制御部28、出
力制御部29、制御ブロツク30間の結線を無効
にして各制御ブロツクの入出力データの転送は行
なわないようにする。具体的には、マンマシンイ
ンタフエース装置25よりプロセス制御装置24
に結線無効の指示を与えて、プログラム実行の際
に参照される結線無効フラグを“1”にセツトす
る。演算処理装置31は、第9図のフロチヤート
に示すようにこの結線無効フラグを参照し、この
フラグが“0”である場合には結線テーブルに従
つて結線先のデータを新たに取込んだのち処理を
行ない、処理結果として出力データを書込むが、
もし、このフラグが“1”である場合には、入力
データの取込みは行なわずに、既に取込まれてい
るデータを用いて処理を行ない処理結果としての
出力データを書込む。このようにすることによ
り、入力制御部、出力制御部、制御ブロツク間の
データの受渡しは行なわれずに、機能記述言語に
述つた処理だけが行なわれる。
このような状態において、マンマシンインタフ
エース装置25からの指示により前述の主メモリ
内の制御ブロツクのデータを読み出してCRT装
置26(第7図)に、第10図のCRT画面34
に示すように制御ブロツク35の形で、入力デー
タ部36、出力データ部37、機能記述言語種別
格納部38、機能記述部39のデータを表示させ
る(なお、機能記述部39は表示できないような
場合には省略する)。そして、マンマシンインタ
フエース装置25により制御ブロツクの入力デー
タ部36にある入力パターンを書込んだのち機能
記述部39に従つた処理を行なわせ、その処理結
果を出力データ部37に書込ませてCRT画面3
4に表示させる。この処理結果をマンマシンイン
タフエース装置25により判読して入力パターン
に対応した所定のパターンになつているかどうか
をチエツクする。このような処理をすべての制御
ブロツクについてそれぞれ行なうことにより、制
御ブロツク単位のソフトウエアの検証を行なうこ
とができる。必要に応じてソフトウエアの検証結
果であるCRT画面をハードコピー装置27に取
ることがきる。各制御ブロツクの検証が終了した
後、マンマシンインタフエース装置25によりプ
ロセス制御装置24に結線有効指令を与えて結線
無効フラグを“0”にすると再び第8図aの状態
になり、プロセスへの制御を開始する。
エース装置25からの指示により前述の主メモリ
内の制御ブロツクのデータを読み出してCRT装
置26(第7図)に、第10図のCRT画面34
に示すように制御ブロツク35の形で、入力デー
タ部36、出力データ部37、機能記述言語種別
格納部38、機能記述部39のデータを表示させ
る(なお、機能記述部39は表示できないような
場合には省略する)。そして、マンマシンインタ
フエース装置25により制御ブロツクの入力デー
タ部36にある入力パターンを書込んだのち機能
記述部39に従つた処理を行なわせ、その処理結
果を出力データ部37に書込ませてCRT画面3
4に表示させる。この処理結果をマンマシンイン
タフエース装置25により判読して入力パターン
に対応した所定のパターンになつているかどうか
をチエツクする。このような処理をすべての制御
ブロツクについてそれぞれ行なうことにより、制
御ブロツク単位のソフトウエアの検証を行なうこ
とができる。必要に応じてソフトウエアの検証結
果であるCRT画面をハードコピー装置27に取
ることがきる。各制御ブロツクの検証が終了した
後、マンマシンインタフエース装置25によりプ
ロセス制御装置24に結線有効指令を与えて結線
無効フラグを“0”にすると再び第8図aの状態
になり、プロセスへの制御を開始する。
このように本発明によれば、検証用のデータの
設定および演算したデータのチエツクをマンマシ
ンインタフエース装置から行なうことが可能とな
るため別個の装置を用意する必要がない。また、
プロセス制御装置のソフトウエアの構造を、制御
ブロツクを結線で結ぶという構造にし、ソフトウ
エアの検証時にその結線を無効にすることで、制
御対象のプロセスとプロセス制御装置との接続を
切離すことなしにソフトウエアの検証を行なうこ
とができる。さらに、検証は各制御ブロツク毎に
行なえるため、ソフトウエアに不具合があつた場
合でも容易にその箇所を検出することができる。
設定および演算したデータのチエツクをマンマシ
ンインタフエース装置から行なうことが可能とな
るため別個の装置を用意する必要がない。また、
プロセス制御装置のソフトウエアの構造を、制御
ブロツクを結線で結ぶという構造にし、ソフトウ
エアの検証時にその結線を無効にすることで、制
御対象のプロセスとプロセス制御装置との接続を
切離すことなしにソフトウエアの検証を行なうこ
とができる。さらに、検証は各制御ブロツク毎に
行なえるため、ソフトウエアに不具合があつた場
合でも容易にその箇所を検出することができる。
第1図は従来のソフトウエア検証方法によるシ
ステム構成図、第2図は本発明が適用されるプロ
セス制御装置の概略構成図、第3図はプロセス制
御装置のソフトウエア作成の概念図、第4図はプ
ロセス制御装置の全体システム図、第5図は主メ
モリの概略構成図、第6図は制御ブロツク間結線
テーブルの一例を示す構成図、第7図は本発明の
ソフトウエア検証方法によるシステム構成図、第
8図は本発明によるソフトウエア検証方法におけ
るプロセス制御装置の概念図、第9図は本発明に
よるソフトウエア検証時の演算処理装置の動作フ
ローチヤート、第10図はソフトウエア検証時の
CRT画面を示している。 7……演算処理装置、8……共通バス、9……
主メモリ、10……プロセス入出力装置、A,
B,C,D……制御テーブル、11aないし11
d……入力データ部、12aないし12d……出
力データ部、13aないし13d……機能記述言
語種別格納部、14aないし14d……機能記述
部、15……シエルフ、16,28……入力制御
部、17,29……出力制御部、18,19,2
0,21……結線テーブル、25……マンマシン
インタフエース装置、26……CRT装置、27
……ハードコピー装置。
ステム構成図、第2図は本発明が適用されるプロ
セス制御装置の概略構成図、第3図はプロセス制
御装置のソフトウエア作成の概念図、第4図はプ
ロセス制御装置の全体システム図、第5図は主メ
モリの概略構成図、第6図は制御ブロツク間結線
テーブルの一例を示す構成図、第7図は本発明の
ソフトウエア検証方法によるシステム構成図、第
8図は本発明によるソフトウエア検証方法におけ
るプロセス制御装置の概念図、第9図は本発明に
よるソフトウエア検証時の演算処理装置の動作フ
ローチヤート、第10図はソフトウエア検証時の
CRT画面を示している。 7……演算処理装置、8……共通バス、9……
主メモリ、10……プロセス入出力装置、A,
B,C,D……制御テーブル、11aないし11
d……入力データ部、12aないし12d……出
力データ部、13aないし13d……機能記述言
語種別格納部、14aないし14d……機能記述
部、15……シエルフ、16,28……入力制御
部、17,29……出力制御部、18,19,2
0,21……結線テーブル、25……マンマシン
インタフエース装置、26……CRT装置、27
……ハードコピー装置。
Claims (1)
- 1 全体の制御処理内容を複数個の制御機能に分
割し、各制御機能に対応させてそれぞれ、処理す
べき入力データを格納しておく入力データ部、入
力データを処理する内容を最適の記述言語で記述
し格納しておく機能記述部、該記述言語の種別を
示す機能記述言語種別格納部および入力データを
処理した結果を格納しておく出力データ部からな
る制御ブロツクと、該制御ブロツクのデータの転
送を指示する結線テーブルと、該結線テーブルに
従い制御ブロツクのデータの転送を実行し、かつ
前記機能記述言語種別格納部を参照して前記機能
記述部の記述言語を解読実行する演算処理装置と
を備えたプロセス制御装置のソフトウエアを検証
するためのものであつて、前記結線テーブルに従
つた制御ブロツクのデータの転送を無効にする指
令を与えた後、各制御ブロツク毎に、前記入力デ
ータ部に所定の入力パターンを加えて前記機能記
述部の内容に従つた処理を行ない、この処理結果
として得られる前記出力データ部のデータが前記
入力パターンに対応した所定の出力パターンであ
るかどうかをチエツクすることにより、各制御ブ
ロツクのソフトウエアの検証を行なうことを特徴
とするプロセス制御装置のソフトウエア検証方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58006922A JPS59133613A (ja) | 1983-01-19 | 1983-01-19 | プロセス制御装置のソフトウエア検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58006922A JPS59133613A (ja) | 1983-01-19 | 1983-01-19 | プロセス制御装置のソフトウエア検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59133613A JPS59133613A (ja) | 1984-08-01 |
| JPH0424722B2 true JPH0424722B2 (ja) | 1992-04-27 |
Family
ID=11651734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58006922A Granted JPS59133613A (ja) | 1983-01-19 | 1983-01-19 | プロセス制御装置のソフトウエア検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59133613A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63109511A (ja) * | 1986-10-28 | 1988-05-14 | Meidensha Electric Mfg Co Ltd | Ddc装置における演算機能モジユ−ル中間処理の試験方法 |
| JP2722851B2 (ja) * | 1991-05-07 | 1998-03-09 | 横河電機株式会社 | プロセス制御装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827521B2 (ja) * | 1976-12-24 | 1983-06-10 | 東京電力株式会社 | プログラムの点検方法 |
-
1983
- 1983-01-19 JP JP58006922A patent/JPS59133613A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59133613A (ja) | 1984-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04357520A (ja) | マルチウィンドウ制御装置 | |
| CN108920695B (zh) | 一种数据查询方法、装置、设备及存储介质 | |
| JPH0424722B2 (ja) | ||
| JP2918019B2 (ja) | シングルチップマイクロプロセッサのテスト回路 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP3556336B2 (ja) | プログラムの作成装置及び作成方法 | |
| JPS6057411A (ja) | デイジタル制御装置の演算モジュール結線確認方法 | |
| JP2776443B2 (ja) | プログラマブルコントローラ | |
| JP2861136B2 (ja) | 未結線表示方式 | |
| JP3093228B2 (ja) | 画像処理装置およびその方法 | |
| JPH02270044A (ja) | 可視化処理回路 | |
| JPS60134322A (ja) | 座標読取装置 | |
| JPS6238746B2 (ja) | ||
| JPS58121459A (ja) | 電子計算機のサ−ビスプロセツサ | |
| JPH04165469A (ja) | 回路図面表示装置 | |
| JPH08235238A (ja) | 印刷配線板の配線方法 | |
| JPH03294967A (ja) | 回路図入力装置 | |
| JPH01243122A (ja) | 情報処理装置 | |
| JPS5840618A (ja) | プロセス入出力制御方式 | |
| JPH03163671A (ja) | 画像処理装置 | |
| JPS60201437A (ja) | マイクロプロセツサ | |
| JPS61264445A (ja) | 二重化デ−タ取込み方式 | |
| JPH02224141A (ja) | 論理シミュレーション方式 | |
| JPH1040125A (ja) | マイクロコンピュータ | |
| JPH01197826A (ja) | 計算機システムの画面表示方法 |