JPH04248200A - 障害監視回路 - Google Patents
障害監視回路Info
- Publication number
- JPH04248200A JPH04248200A JP3012708A JP1270891A JPH04248200A JP H04248200 A JPH04248200 A JP H04248200A JP 3012708 A JP3012708 A JP 3012708A JP 1270891 A JP1270891 A JP 1270891A JP H04248200 A JPH04248200 A JP H04248200A
- Authority
- JP
- Japan
- Prior art keywords
- eeprom
- monitoring
- data
- circuit
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 3
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明は障害監視回路に関し、特にＥＥＰ
ＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ
ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍ
ｅｍｏｒｙ ）の異常を検出する障害監視回路に関する
。
ＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ
ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍ
ｅｍｏｒｙ ）の異常を検出する障害監視回路に関する
。
【０００２】
【従来技術】従来、この種の障害監視回路においては、
図４および図５に示すように、周期的に行われる監視タ
イマクリア動作■に連続してＥＥＰＲＯＭの監視開始ア
ドレスから順次データが読出され、該データが順次加算
され、ＥＥＰＲＯＭの全アドレスのデータが加算された
かをチェックする動作（以下読出し加算動作とする）■
が行われる。この監視タイマクリア動作■と読出し加算
動作■とが順次行われ、ＥＥＰＲＯＭの全アドレスのデ
ータが加算されると、任意アドレスに格納されている合
計値を読出し、その合計値と加算結果とを比較する動作
（以下読出し比較動作とする）■が行われる。この比較
によって不一致が検出されると、上位装置にエラー信号
が出力される。尚、ＥＥＰＲＯＭのデータが書換えられ
た場合、任意アドレスに格納されている合計値の書換え
が行われる。
図４および図５に示すように、周期的に行われる監視タ
イマクリア動作■に連続してＥＥＰＲＯＭの監視開始ア
ドレスから順次データが読出され、該データが順次加算
され、ＥＥＰＲＯＭの全アドレスのデータが加算された
かをチェックする動作（以下読出し加算動作とする）■
が行われる。この監視タイマクリア動作■と読出し加算
動作■とが順次行われ、ＥＥＰＲＯＭの全アドレスのデ
ータが加算されると、任意アドレスに格納されている合
計値を読出し、その合計値と加算結果とを比較する動作
（以下読出し比較動作とする）■が行われる。この比較
によって不一致が検出されると、上位装置にエラー信号
が出力される。尚、ＥＥＰＲＯＭのデータが書換えられ
た場合、任意アドレスに格納されている合計値の書換え
が行われる。
【０００３】このような従来の障害監視回路では、ＥＥ
ＰＲＯＭの障害監視のために、監視タイマクリア動作■
に連続して読出し加算動作■または読出し比較動作■を
周期的に実行しなければならないので、ＥＥＰＲＯＭの
障害監視のために時間がかかり、ＥＥＰＲＯＭの障害監
視が本来の機能を実行するのに負担となるという問題が
あった。
ＰＲＯＭの障害監視のために、監視タイマクリア動作■
に連続して読出し加算動作■または読出し比較動作■を
周期的に実行しなければならないので、ＥＥＰＲＯＭの
障害監視のために時間がかかり、ＥＥＰＲＯＭの障害監
視が本来の機能を実行するのに負担となるという問題が
あった。
【０００４】
【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、ＥＥＰＲＯＭの障害監
視のための時間を短縮し、効率よく障害監視を行うこと
ができる障害監視回路の提供を目的とする。
点を除去すべくなされたもので、ＥＥＰＲＯＭの障害監
視のための時間を短縮し、効率よく障害監視を行うこと
ができる障害監視回路の提供を目的とする。
【０００５】
【発明の構成】本発明による障害監視回路は、各処理の
動作時間を監視する監視タイマの値をクリアするための
制御信号が入力される毎に、電気的に書込み消去可能な
不揮発性メモリに連続するアドレスを順次供給するアド
レス供給手段と、前記アドレス供給手段からのアドレス
によって読出された前記不揮発性メモリからのデータを
順次加算する加算手段と、前記不揮発性メモリの全アド
レスからデータが読出されたとき、前記加算手段の加算
結果と予め設定された所定値とを比較し、その比較によ
って不一致が検出されたときにエラー信号を出力する比
較手段とを有することを特徴とする。
動作時間を監視する監視タイマの値をクリアするための
制御信号が入力される毎に、電気的に書込み消去可能な
不揮発性メモリに連続するアドレスを順次供給するアド
レス供給手段と、前記アドレス供給手段からのアドレス
によって読出された前記不揮発性メモリからのデータを
順次加算する加算手段と、前記不揮発性メモリの全アド
レスからデータが読出されたとき、前記加算手段の加算
結果と予め設定された所定値とを比較し、その比較によ
って不一致が検出されたときにエラー信号を出力する比
較手段とを有することを特徴とする。
【０００６】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、 ＣＰＵ２は周期的に予
め設定された監視用の特定アドレスをデコーダ４に出力
するとともに、読出し信号をＥＥＰＲＯＭ３に出力する
。 デコーダ４はＣＰＵ２から特定アドレスが入力されると
、その特定アドレスをデコードして監視用ロウパルス信
号を障害監視回路１および監視タイマ５に出力する。 すなわち、デコーダ４からは周期的に監視用ロウパルス
信号が出力されている。また、デコーダ４はＣＰＵ２か
らのアドレスをデコードし、チップセレクト信号として
障害監視回路１に出力する。
ック図である。図において、 ＣＰＵ２は周期的に予
め設定された監視用の特定アドレスをデコーダ４に出力
するとともに、読出し信号をＥＥＰＲＯＭ３に出力する
。 デコーダ４はＣＰＵ２から特定アドレスが入力されると
、その特定アドレスをデコードして監視用ロウパルス信
号を障害監視回路１および監視タイマ５に出力する。 すなわち、デコーダ４からは周期的に監視用ロウパルス
信号が出力されている。また、デコーダ４はＣＰＵ２か
らのアドレスをデコードし、チップセレクト信号として
障害監視回路１に出力する。
【０００８】監視タイマ５はデコーダ４からの監視用ロ
ウパルス信号が入力されるとその計時値をクリアし、所
定時間内にデコーダ４からの監視用ロウパルス信号が入
力されなければ、エラー信号を出力する。
ウパルス信号が入力されるとその計時値をクリアし、所
定時間内にデコーダ４からの監視用ロウパルス信号が入
力されなければ、エラー信号を出力する。
【０００９】障害監視回路１はカウンタ１０と、選択回
路（ＳＥＬ）１１と、加算回路１２と、判定回路１３と
から構成されている。障害監視回路１のカウンタ１０は
デコーダ４からの監視用ロウパルス信号が入力される毎
にその計数値をインクリメントし、その計数値をアドレ
スとして選択回路１１および加算回路１２に出力する。 すなわち、カウンタ１０ではＥＥＰＲＯＭ３の障害監視
のためのアドレスが順次生成されて出力される。
路（ＳＥＬ）１１と、加算回路１２と、判定回路１３と
から構成されている。障害監視回路１のカウンタ１０は
デコーダ４からの監視用ロウパルス信号が入力される毎
にその計数値をインクリメントし、その計数値をアドレ
スとして選択回路１１および加算回路１２に出力する。 すなわち、カウンタ１０ではＥＥＰＲＯＭ３の障害監視
のためのアドレスが順次生成されて出力される。
【００１０】選択回路１１はＣＰＵ２からのアドレスと
カウンタ１０からのアドレスとのうち一方をデコーダ４
からの監視用ロウパルス信号に応じて選択し、ＥＥＰＲ
ＯＭ３に供給する。つまり、選択回路１１はデコーダ４
からの監視用ロウパルス信号がロウレベルのとき（有効
時）に、カウンタ１０からのアドレスを選択してＥＥＰ
ＲＯＭ３に出力する。一方、選択回路１１はデコーダ４
からの監視用ロウパルス信号がハイレベルのとき（無効
時）に、ＣＰＵ２からのアドレスを選択してＥＥＰＲＯ
Ｍ３に出力する。
カウンタ１０からのアドレスとのうち一方をデコーダ４
からの監視用ロウパルス信号に応じて選択し、ＥＥＰＲ
ＯＭ３に供給する。つまり、選択回路１１はデコーダ４
からの監視用ロウパルス信号がロウレベルのとき（有効
時）に、カウンタ１０からのアドレスを選択してＥＥＰ
ＲＯＭ３に出力する。一方、選択回路１１はデコーダ４
からの監視用ロウパルス信号がハイレベルのとき（無効
時）に、ＣＰＵ２からのアドレスを選択してＥＥＰＲＯ
Ｍ３に出力する。
【００１１】加算回路１２はデコーダ４からの監視用ロ
ウパルス信号がロウレベルのときに、カウンタ１０から
のアドレスによってＥＥＰＲＯＭ３から順次読出された
データを順次加算する。また、加算回路１２はカウンタ
１０からのアドレスによって、ＥＥＰＲＯＭ３の全アド
レスからデータが読出されて加算されたと判定すると、
全アドレス分のデータの加算結果と任意のアドレスに格
納されている合計値とを比較する。その比較結果が不一
致のときに、加算回路１２はエラー信号を出力する。
ウパルス信号がロウレベルのときに、カウンタ１０から
のアドレスによってＥＥＰＲＯＭ３から順次読出された
データを順次加算する。また、加算回路１２はカウンタ
１０からのアドレスによって、ＥＥＰＲＯＭ３の全アド
レスからデータが読出されて加算されたと判定すると、
全アドレス分のデータの加算結果と任意のアドレスに格
納されている合計値とを比較する。その比較結果が不一
致のときに、加算回路１２はエラー信号を出力する。
【００１２】判定回路１３はＣＰＵ２からの書込み信号
が有効になった後に、つまりＥＥＰＲＯＭ３への書込み
が行われた後にデコーダ４からのロウパルス信号がロウ
レベルになると、カウンタ１０および加算回路１２に監
視開始信号を出力する。また、判定回路１３はデコーダ
４からのチップセレクト信号が有効となったとき、およ
びデコーダ４からの監視用ロウパルス信号がロウレベル
となったときにＥＥＰＲＯＭ３へのチップセレクト信号
を有効にする。
が有効になった後に、つまりＥＥＰＲＯＭ３への書込み
が行われた後にデコーダ４からのロウパルス信号がロウ
レベルになると、カウンタ１０および加算回路１２に監
視開始信号を出力する。また、判定回路１３はデコーダ
４からのチップセレクト信号が有効となったとき、およ
びデコーダ４からの監視用ロウパルス信号がロウレベル
となったときにＥＥＰＲＯＭ３へのチップセレクト信号
を有効にする。
【００１３】図２は本発明の一実施例の動作を示すフロ
ーチャートであり、図３は本発明の一実施例の動作を示
すタイムチャートである。これら図１〜図３を用いて本
発明の一実施例の動作について説明する。
ーチャートであり、図３は本発明の一実施例の動作を示
すタイムチャートである。これら図１〜図３を用いて本
発明の一実施例の動作について説明する。
【００１４】まず、ＣＰＵ２からデコーダ４に特定アド
レスが出力され、ＥＥＰＲＯＭ３に読出し信号が出力さ
れると、デコーダ４では特定アドレスをデコードしてロ
ウレベルの監視用ロウパルス信号を障害監視回路１およ
び監視タイマ５に出力する。監視タイマ５ではデコーダ
４から監視用ロウパルス信号が入力されると、その計時
値がクリアされる。
レスが出力され、ＥＥＰＲＯＭ３に読出し信号が出力さ
れると、デコーダ４では特定アドレスをデコードしてロ
ウレベルの監視用ロウパルス信号を障害監視回路１およ
び監視タイマ５に出力する。監視タイマ５ではデコーダ
４から監視用ロウパルス信号が入力されると、その計時
値がクリアされる。
【００１５】一方、障害監視回路１ではデコーダ４から
監視用ロウパルス信号が入力されると、カウンタ１０の
値がインクリメントされて選択回路１１および加算回路
１２に出力される。このとき、選択回路１１でカウンタ
１０からのアドレスが選択され、判定回路１３からのチ
ップセレクト信号が有効となるので、ＥＥＰＲＯＭ３か
らデータが読出されて加算回路１２に送出される。
監視用ロウパルス信号が入力されると、カウンタ１０の
値がインクリメントされて選択回路１１および加算回路
１２に出力される。このとき、選択回路１１でカウンタ
１０からのアドレスが選択され、判定回路１３からのチ
ップセレクト信号が有効となるので、ＥＥＰＲＯＭ３か
らデータが読出されて加算回路１２に送出される。
【００１６】加算回路１２ではデコーダ４からの監視用
ロウパルス信号がロウレベルとなっているので、ＥＥＰ
ＲＯＭ３から読出されたデータが順次加算される。すな
わち、監視タイマ５のクリア動作■と、カウンタ１０か
らのアドレスによる読出し動作および加算回路１２での
加算動作■とがデコーダ４からの監視用ロウパルス信号
の入力によって同時に行われる（図２および図３参照）
。
ロウパルス信号がロウレベルとなっているので、ＥＥＰ
ＲＯＭ３から読出されたデータが順次加算される。すな
わち、監視タイマ５のクリア動作■と、カウンタ１０か
らのアドレスによる読出し動作および加算回路１２での
加算動作■とがデコーダ４からの監視用ロウパルス信号
の入力によって同時に行われる（図２および図３参照）
。
【００１７】一方、上記の処理が順次行われ、ＥＥＰＲ
ＯＭ３の全アドレスからデータが読出されて加算される
と、加算回路１２は任意のアドレスに格納されている合
計値を読出し、その合計値と全アドレス分のデータの加
算結果とを比較する。その比較結果が不一致のときに、
加算回路１２からエラー信号が出力される。この加算回
路１２による合計値の読出し動作およびその合計値と全
アドレス分のデータの加算結果との比較動作■も、デコ
ーダ４からの監視用ロウパルス信号の入力によって監視
タイマ５のクリア動作■と同時に行われる（図２および
図３参照）。
ＯＭ３の全アドレスからデータが読出されて加算される
と、加算回路１２は任意のアドレスに格納されている合
計値を読出し、その合計値と全アドレス分のデータの加
算結果とを比較する。その比較結果が不一致のときに、
加算回路１２からエラー信号が出力される。この加算回
路１２による合計値の読出し動作およびその合計値と全
アドレス分のデータの加算結果との比較動作■も、デコ
ーダ４からの監視用ロウパルス信号の入力によって監視
タイマ５のクリア動作■と同時に行われる（図２および
図３参照）。
【００１８】したがって、監視タイマ５の値をクリアす
るためにＣＰＵ２から特定アドレスと読出し信号とが周
期的に出力されると、デコーダ４から周期的に監視用ロ
ウパルス信号が出力される。これにより、カウンタ１０
から選択回路１１を介してＥＥＰＲＯＭ３に連続するア
ドレスが供給される。また、その連続するアドレスによ
ってＥＥＰＲＯＭ３から順次読出されたデータが加算回
路１２で順次加算される。
るためにＣＰＵ２から特定アドレスと読出し信号とが周
期的に出力されると、デコーダ４から周期的に監視用ロ
ウパルス信号が出力される。これにより、カウンタ１０
から選択回路１１を介してＥＥＰＲＯＭ３に連続するア
ドレスが供給される。また、その連続するアドレスによ
ってＥＥＰＲＯＭ３から順次読出されたデータが加算回
路１２で順次加算される。
【００１９】上記のようにして、ＥＥＰＲＯＭ３から全
アドレス分のデータが読出されると、加算回路１２で加
算結果と合計値とが比較され、その結果が不一致のとき
にエラー信号が出力される。よって、カウンタ１０から
のアドレスによる読出し動作および加算回路１２での加
算動作■と、加算回路１２による合計値の読出し動作お
よびその合計値と全アドレス分のデータの加算結果との
比較動作■とがともに監視タイマ５のクリア動作■と並
行して行われるので、ＥＥＰＲＯＭ３の障害監視のため
の時間を短縮することができる。障害監視のための時間
の短縮によって、本来の機能の実行に対する障害監視の
負担を軽減することができ、効率よく障害監視を行うこ
とができる。
アドレス分のデータが読出されると、加算回路１２で加
算結果と合計値とが比較され、その結果が不一致のとき
にエラー信号が出力される。よって、カウンタ１０から
のアドレスによる読出し動作および加算回路１２での加
算動作■と、加算回路１２による合計値の読出し動作お
よびその合計値と全アドレス分のデータの加算結果との
比較動作■とがともに監視タイマ５のクリア動作■と並
行して行われるので、ＥＥＰＲＯＭ３の障害監視のため
の時間を短縮することができる。障害監視のための時間
の短縮によって、本来の機能の実行に対する障害監視の
負担を軽減することができ、効率よく障害監視を行うこ
とができる。
【００２０】このように、監視タイマ５の値をクリアす
るためにＣＰＵ２から周期的に出力される特定アドレス
をデコーダ４でデコードして監視用ロウパルス信号を周
期的に出力することで、カウンタ１０からＥＥＰＲＯＭ
３に連続するアドレスを供給してデータを順次読出して
加算回路１２で順次加算するとともに、ＥＥＰＲＯＭ３
から全アドレス分のデータが読出されたとき、加算回路
１２の加算結果と合計値とを比較し、その比較によって
不一致が検出されたときにエラー信号を出力するように
することによって、ＥＥＰＲＯＭ３の障害監視のための
時間を短縮し、効率よく障害監視を行うことができる。
るためにＣＰＵ２から周期的に出力される特定アドレス
をデコーダ４でデコードして監視用ロウパルス信号を周
期的に出力することで、カウンタ１０からＥＥＰＲＯＭ
３に連続するアドレスを供給してデータを順次読出して
加算回路１２で順次加算するとともに、ＥＥＰＲＯＭ３
から全アドレス分のデータが読出されたとき、加算回路
１２の加算結果と合計値とを比較し、その比較によって
不一致が検出されたときにエラー信号を出力するように
することによって、ＥＥＰＲＯＭ３の障害監視のための
時間を短縮し、効率よく障害監視を行うことができる。
【００２１】
【発明の効果】以上説明したように本発明によれば、監
視タイマの値をクリアするための制御信号が入力される
毎にＥＥＰＲＯＭに連続するアドレスを順次供給してＥ
ＥＰＲＯＭからデータを読出して順次加算し、ＥＥＰＲ
ＯＭの全アドレスからデータが読出されたとき、その加
算結果と予め設定された所定値とを比較して不一致が検
出されたときにエラー信号を出力するようにすることに
よって、ＥＥＰＲＯＭの障害監視のための時間を短縮し
、効率よく障害監視を行うことができるという効果があ
る。
視タイマの値をクリアするための制御信号が入力される
毎にＥＥＰＲＯＭに連続するアドレスを順次供給してＥ
ＥＰＲＯＭからデータを読出して順次加算し、ＥＥＰＲ
ＯＭの全アドレスからデータが読出されたとき、その加
算結果と予め設定された所定値とを比較して不一致が検
出されたときにエラー信号を出力するようにすることに
よって、ＥＥＰＲＯＭの障害監視のための時間を短縮し
、効率よく障害監視を行うことができるという効果があ
る。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例の動作を示すフローチャート
である。
である。
【図３】本発明の一実施例の動作を示すタイムチャート
である。
である。
【図４】従来例の動作を示すフローチャートである。
【図５】従来例の動作を示すタイムチャートである。
１ 障害監視回路
２ ＣＰＵ
３ ＥＥＰＲＯＭ
４ デコーダ
５ 監視タイマ
１０ カウンタ
１１ 選択回路
１２ 加算回路
Claims (1)
- 【請求項１】 各処理の動作時間を監視する監視タイ
マの値をクリアするための制御信号が入力される毎に、
電気的に書込み消去可能な不揮発性メモリに連続するア
ドレスを順次供給するアドレス供給手段と、前記アドレ
ス供給手段からのアドレスによって読出された前記不揮
発性メモリからのデータを順次加算する加算手段と、前
記不揮発性メモリの全アドレスからデータが読出された
とき、前記加算手段の加算結果と予め設定された所定値
とを比較し、その比較によって不一致が検出されたとき
にエラー信号を出力する比較手段とを有することを特徴
とする障害監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3012708A JPH04248200A (ja) | 1991-01-09 | 1991-01-09 | 障害監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3012708A JPH04248200A (ja) | 1991-01-09 | 1991-01-09 | 障害監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04248200A true JPH04248200A (ja) | 1992-09-03 |
Family
ID=11812916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3012708A Pending JPH04248200A (ja) | 1991-01-09 | 1991-01-09 | 障害監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04248200A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690352A (en) * | 1979-12-25 | 1981-07-22 | Fujitsu Ltd | System diagnostic system |
| JPS57100694A (en) * | 1980-12-12 | 1982-06-22 | Toshiba Corp | Storage device |
| JPH01189100A (ja) * | 1988-01-22 | 1989-07-28 | Nec Corp | 不輝発性メモリ |
| JPH01222356A (ja) * | 1988-02-29 | 1989-09-05 | Nec Corp | 不揮発性メモリ装置 |
| JPH02272947A (ja) * | 1989-04-14 | 1990-11-07 | Nec Corp | 障害監視方式 |
-
1991
- 1991-01-09 JP JP3012708A patent/JPH04248200A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690352A (en) * | 1979-12-25 | 1981-07-22 | Fujitsu Ltd | System diagnostic system |
| JPS57100694A (en) * | 1980-12-12 | 1982-06-22 | Toshiba Corp | Storage device |
| JPH01189100A (ja) * | 1988-01-22 | 1989-07-28 | Nec Corp | 不輝発性メモリ |
| JPH01222356A (ja) * | 1988-02-29 | 1989-09-05 | Nec Corp | 不揮発性メモリ装置 |
| JPH02272947A (ja) * | 1989-04-14 | 1990-11-07 | Nec Corp | 障害監視方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502732A (en) | Method for testing ECC logic | |
| JPH0799498B2 (ja) | 誤りのあるマイクロ命令を訂正する装置 | |
| US7624329B2 (en) | Programming a memory device having error correction logic | |
| JPH04248200A (ja) | 障害監視回路 | |
| JPH0237600A (ja) | 読取り専用記憶装置の試験方法とその方法を実行するデバイス | |
| US6567940B1 (en) | Method of testing random-access memory | |
| CN115954037B (zh) | 提高efuse芯片良率的方法、装置和设备及存储介质 | |
| JPH1011277A (ja) | 電気的書換え可能な不揮発性メモリを備えるコンピュータ装置および不揮発性半導体メモリ | |
| JPH0863406A (ja) | メモリアクセス制御装置 | |
| JPS62205599A (ja) | 書込可能読出専用記憶回路 | |
| KR830002883B1 (ko) | 마이크로 프로그램 제어장치 | |
| JPS5816349A (ja) | メモリ拡張代替方式 | |
| JPH03266154A (ja) | 情報処理装置 | |
| KR100216045B1 (ko) | 프로그램형 제어기의 비트 연산 처리방법 및 그 장치 | |
| KR100280474B1 (ko) | 메모리 반도체의 라이트장치 및 방법 | |
| JPH07225734A (ja) | 中央処理装置の周辺デバイスを選択する選択用デコーダの監視方法及びその情報処理装置 | |
| JPH04109340A (ja) | 擬似障害発生回路 | |
| US20050240823A1 (en) | Software correction | |
| JPH04341998A (ja) | メモリ回路 | |
| JPH04277847A (ja) | メモリ装置 | |
| JPH04274520A (ja) | マイクロプログラム制御装置 | |
| JP2007058505A (ja) | 情報処理装置および情報処理装置起動方法 | |
| JPH05151105A (ja) | 障害監視回路 | |
| JPH10187202A (ja) | マイクロプロセッサ制御装置 | |
| JPH04101247A (ja) | 主記憶装置 |