JPH0426735B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はデバツグ装置、特にマイクロコンピユ
ータにおけるプログラム開発に適したデバツグ装
置に関する。

（従来の技術） マイクロコンピユータ等におけるプログラム開
発には、デバツグ装置が用いられる。このデバツ
グ装置は、エミユレーシヨン用の特別なCPUを
もち、プログラム上のエラーを検出する機能を有
する。一般にこの種のデバツグ装置は、デバツグ
のための置換用のRAMメモリを備えており、デ
バツグの対象となる装置内のメモリがROM等書
換え不能のメモリであつても、このROMの内容
を置換用メモリにコピーしてプログラムを走らせ
ることができるため、適宜書換えが可能になる。

プログラム上の代表的なエラーはメモリ空間の
使用区分に関するエラーである。これは例えばア
クセス禁止のメモリ空間をアクセスしてしまつた
ような場合や、書込み禁止のメモリ空間に対して
書込みを行なつてしまつたような場合に起こる。

従来の一般的なデバツグ装置の一例を第２図に
示す。ここで一点鎖線より右側がこのデバツグ装
置１００の構成要素であり、左側がデバツグの対
象となる装置２００の構成要素である。装置２０
０は、CPU２１０とメモリ２２０とを有し、両
者間はアドレスバスＡ、データバスＤ、およびコ
ントロールバスＣで接続されている。ただ、デバ
ツグ時には、CPU２１０は取りはずされ、かわ
りにデバツグ装置１００が接続される。第２図は
このデバツグ時の状態を示している。

このデバツグ装置１００は、エミユレーシヨン
CPU１１０と置換用メモリ１２０とを有し、両
者間はアドレスバスａ、データバスｄ、およびコ
ントロールバスｃで接続されている。また、アド
レスバスａはアドレスバスバツフア１３１を介し
てアドレスバスＡと、データバスｄはデータバス
バツフア１３２を介してデータバスＤと、コント
ロールバスｃはコントロールバスバツフア１３３
を介してコントロールバスＣと、それぞれ接続さ
れているため、エミユレーシヨンCPU１１０は、
メモリ２２０と置換用メモリ１２０との両方をア
クセスすることができる。置換用メモリ１２０は
RAMで構成されているため、メモリ２２０が
ROMである場合でも、その内容は置換用メモリ
１２０にエミユレーシヨンCPU１１０を介して
コピーすることによつて書換えが可能になる。

このデバツグ装置１００は、書込み禁止のメモ
リ空間に対して書込みを行なつた場合のエラー、
即ち、ライトエラーを検出するために、ライト検
出回路１４１、ライトエラー信号発生回路１４
２、およびライト禁止領域設定回路１４３を備え
ている。また、このデバツグ装置１００は、アク
セス禁止のメモリ空間に対してアクセスを行なつ
た場合のエラー、即ち、アクセスエラーを検出す
るために、アクセス検出回路１５１、アクセスエ
ラー信号発生回路１５２、およびアクセス禁止領
域設定回路１５３を備えている。更に、このデバ
ツグ装置１００は、メモリ２２０と置換用メモリ
１２０との切換えを行なうために、メモリ選択検
出回路１６１、置換信号発生回路１６２、置換領
域設定回路１６３、およびインバータ１６４を備
えている。

このデバツグ装置１００の動作は以下のとおり
である。まずオペレータはライト禁止領域設定回
路１４３に、ライト禁止領域とすべきアドレス値
を設定する。例えば、別なプログラムがワーク領
域として用いているアドレス等は、このライト禁
止領域として指定される。続いてオペレータはア
クセス禁止領域設定回路１５３に、アクセス禁止
領域とすべきアドレス値を設定する。例えば、実
際にメモリデバイスが用意されていないようなメ
モリ空間のアドレスは、このアクセス禁止領域と
して指定される。更にオペレータは置換領域設定
回路１６３に、置換用メモリ１２０をアクセスす
べきアドレス値を設定する。前述のようにメモリ
２２０から置換用メモリ１２０へコピーして用い
るアドレス領域は置換領域として指定される。

このようにして各アドレス設定が終了すると、
エミユレーシヨンCPU１１０によつてメモリ２
２０あるいは置換用メモリ１２０内のプログラム
が実行される。このとき、エミユレーシヨン
CPU１１０からコントロールバスｃを介してア
クセス命令が出力されると、メモリ選択検出回路
１６１はメモリ選択検出回路１６５を置換信号発
生回路１６２に与える。置換信号発生回路１６２
は、このメモリ選択検出信号１６５を受けると、
エミユレーシヨンCPU１１０からアドレスバス
ａを介して与えられるアドレスと置換領域設定回
路１６３に設定されたアドレスとを照合し、現在
アクセス中のアドレスが置換領域か否かを判断す
る。そして置換領域であれば“０”、置換領域で
なければ“１”を示す置換信号１６６を発生す
る。置換領域であつた場合は、置換信号１６６は
インバータ１６４を通つて置換用メモリ１２０を
アクテイブとし、置換用メモリ１２０に対してア
クセスが行なわれる。置換領域でなかつた場合
は、置換信号１６６はデータバスバツフア１３２
をアクテイブとし、メモリ２２０に対してアクセ
スが行なわれる。このようにしてメモリの切換え
が設定どおりに行なわれる。

また、エミユレーシヨンCPU１１０からコン
トロールバスｃを介してアクセス命令が出力され
ると、アクセス検出回路１５１はアクセス検出信
号１５４をアクセスエラー信号発生回路１５２に
与える。アクセスエラー信号発生回路１５２は、
このアクセス検出信号１５４を受けると、エミユ
レーシヨンCPU１１０からアドレスバスａを介
して与えられるアドレスとアクセス禁止領域設定
回路１５３に設定されたアドレスとを照合し、現
在アクセス中のアドレスがアクセス禁止か否かを
判断し、その結果を示すアクセスエラー信号１５
５を発生する。オペレータはこのアクセスエラー
信号１５５を検知してアクセスエラーが生じたこ
とを認識することができる。

一方、エミユレーシヨンCPU１１０からコン
トロールバスｃを介してライト命令が出力される
と、ライト検出回路１４１はライト検出信号１４
４をライトエラー信号発生回路１４２に与える。
ライトエラー信号発生回路１４２は、このライト
検出信号１４４を受けると、エミユレーシヨン
CPU１１０からアドレスバスａを介して与えら
れるアドレスとライト禁止領域設定回路１４３に
設定されたアドレスとを照合し、現在書込みを行
おうとしているアドレスがライト禁止か否かを判
断し、その結果を示すライトエラー信号１４５を
発生する。オペレータはこのライトエラー信号１
４５を検知してライトエラーが生じたことを認識
することができる。また、このライトエラー信号
１４５はコントロールバスバツフア１３３にも与
えられ、ライト命令の実行を阻止する。従つてメ
モリのエラー書換えを未然に防ぐことができる。

（発明が解決しようとする問題点） しかしながら従来のデバツグ装置には回路構成
が複雑になり、オペレータの操作も煩雑であると
いう問題点がある。即ち、第２図に示すように、
ライトエラーを検出する手段、アクセスエラーを
検出する手段、およびメモリ選択を行なう手段が
それぞれ独立して設けられているため、オペレー
タはそれぞれの手段に対して別個に設定を行なわ
ねばならない。また、回路構成の点においても、
各信号発生回路１４２，１５２，１６２にそれぞ
れ独立した比較器を設けなければならないため、
非常に複雑になつていた。特に細かなアドレス設
定に対処するためには、比較器を莫大な数の論理
素子で構成しなければならない。しかもメモリ空
間の大きさが増す程、比較器を構成する論理素子
数も増加することになる。

そこで本発明は回路構成が単純で、しかもオペ
レータの操作も容易なデバツグ装置を提供するこ
とを目的とする。

〔発明の構成〕

（問題点を解決するための手段） 本発明はデバツグ装置に、プログラムのデバツ
グを行なうためのエミユレーシヨンCPUと、プ
ログラムが使用するメモリ空間の使用区分を示す
情報を記憶する使用区分情報記憶回路と、使用区
分情報記憶回路をアクセスするためのアドレスを
発生するアドレス設定回路と、エミユレーシヨン
CPUで発生されたアドレスまたはアドレス設定
回路で発生されたアドレスのうちどちらか一方を
選択して使用区分情報記憶回路に与えてアクセス
するアドレス切換回路と、使用区分情報記憶回路
をアドレス設定回路で発生されたアドレスによつ
てアクセスしたときに、アクセスしたアドレスに
書込むべきデータを発生するデータ設定回路と、
使用区分情報記憶回路をエミユレーシヨンCPU
で発生されたアドレスによつてアクセスしたとき
に、アクセスしたアドレスから読出されるデータ
に基づいてデバツグに必要な処理を行なう処理回
路と、を設け、回路構成を単純化し、かつ操作を
容易化したものである。

（作用） 本発明に係るデバツグ装置では、デバツグの対
象となるプログラムのメモリ空間についての使用
区分情報を一括して記憶回路に記憶させ、この記
憶回路をアクセスして使用区分情報を読出すこと
ができるため、従来装置のようにアドレスを照合
するための比較器をいくつも設ける必要がなくな
り、回路構成を単純化し、操作を容易化すること
ができる。

（実施例） 以下本発明を図示する実施例に基づいて説明す
る。第１図は本発明の一実施例に係るデバツグ装
置のブロツク図である。ここで一点鎖線より右側
がこのデバツグ装置３００の構成要素であり、左
側がデバツグ装置の対象となる装置２００の構成
要素である。装置２００は、CPU２１０とメモ
リ２２０とを有し、両者間はアドレスバスＡ、デ
ータバスＤ、およびコントロールバスＣで接続さ
れている。ただ、デバツグ時には、CPU２１０
は取りはずされ、かわりにデバツグ装置３００が
接続される。第１図はこのデバツグ時の状態を示
している。

このデバツグ装置３００は、エミユレーシヨン
CPU３１０と置換用メモリ３２０とを有し、両
者間はアドレスバスａ、データバスｄ、およひコ
ントロールバスｃで接続されている。また、アド
レスバスａはアドレスバスバツフア３３１を介し
てアドレスバスＡと、データバスｄはデータバス
バツフア３３２を介してデータバスＤと、コント
ロールバスｃはコントロールバスバツフア３３３
を介してコントロールバスＣと、それぞれ接続さ
れているため、エミユレーシヨンCPU３１０は、
メモリ２２０と置換用メモリ３２０との両方をア
クセスすることができる。置換用メモリ３２０は
RAMで構成されているため、メモリ２２０が
ROMである場合でも、その内容は置換用メモリ
３２０にエミユレーシヨンCPU３１０を介して
コピーすることによつて書換えが可能になる。

このデバツグ装置３００は、デバツグ対象とな
るプログラムが使用するメモリ空間の使用区分を
示す情報を記憶する使用区分情報記憶回路３４０
と、この使用区分情報記憶回路３４０をアクセス
するためのアドレスを発生するアドレス設定回路
３４１と、エミユレーシヨンCPU３１０で発生
されたアドレスまたはアドレス設定回路３４１で
発生されたアドレスのうちどちらか一方を選択し
て使用区分情報記憶回路３４０に与えてアクセス
するアドレス切換回路３４２と、使用区分情報記
憶回路３４０をアドレス設定回路３４１で発生さ
れたアドレスによつてアクセスしたときに、アク
セスしたアドレスに書込むべきデータを発生する
データ設定回路３４３と、を備えている。更にこ
のデバツグ装置３００は、エミユレーシヨン
CPU３１０からコントロールバスｃを介して出
力される命令を受けて所定の動作検出を行なう動
作検出回路３５１と、使用区分情報記憶回路３４
０からの出力と動作検出回路３５１からの検出信
号とに基づいて所定のエラー信号を発生する動作
比較回路３５２と、を備えている。

このデバツグ装置３００の動作は以下のとおり
である。まずオペレータはアドレス切換信号３４
４によつて、アドレス切換回路３４２がアドレス
設定回路３４１からのアドレスを選択して使用区
分情報記憶回路３４０に与えるように切換えを行
なう。このような切換えを行なえば、使用区分情
報記憶回路３４０はRAMで構成されているた
め、オペレータはアドレス設定回路３４１で指定
した使用区分情報記憶回路３４０内のアドレス
に、データ設定回路３４３で設定したデータを書
込むことができる。使用区分情報記憶回路３４０
のアドレス空間は、デバツグ対象となる装置２０
０のアドレス空間と対応ずけられている。最も細
かなアドレスの対応づけを行なう場合には、１対
１に対応させておけばよい。即ち、メモリ２２０
と全く同じ記憶容量を使用区分情報記憶回路３４
０内に確保するのである。使用区分情報記憶回路
３４０の記憶容量を低減させたいのであれば、１
対16、１対256等の対応関係とし、上位アドレス
のみが１対１対応するようにすればよい。いま、
ここでは説明の便宜上、両者は完全に１対１に対
応している場合を考える。従つてメモリ２２０中
の任意の１バイトアドレスは、使用区分情報記憶
回路３４０の１バイトアドレスに対応することに
なる。オペレータはメモリ２２０のアドレス空間
の使用区分を示す使用区分情報を使用区分情報記
憶回路３４０に記憶させることになる。本実施例
では、使用区分情報は、該アドレスが書込み禁
止か否かを示す情報、該アドレスがアクセス禁
止か否かを示す情報、および該アドレスがエミ
ユレーシヨン中に置換用メモリ３２０に割付けら
れたメモリ空間であるのか、またはメモリ２２０
に割付けられたメモリ空間であるのかを示す情
報、の３つの情報から成る。これらの各情報はそ
れぞれ１ビツトで表現できるため、合計３ビツト
のメモリがあれば十分であるが、一般にアクセス
は１バイト単位で行なわれるため、１つの番地に
ついての使用区分情報を記憶するのに１バイトの
メモリが使用される。このようにして、例えばメ
モリ２２０のｘ番地についての使用区分情報を得
るためには、使用区分情報記憶回路３４０のｘ番
地のデータを読出せばよいことになる。なお、こ
のような使用区分情報の設定を行なうのに、オペ
レータは１番地ごとに設定する必要はなく、例え
ば1000番地〜2000番地までは書込み禁止，ア
クセス可能，置換用メモリ３２０に割付けられ
ている領域である、というように３つの情報をあ
るメモリ領域にわたつて一括して設定することが
できる。従つてオペレータの労力は従来装置に比
べ軽減される。

以上のようにして全アドレスについての使用区
分情報の設定が終了すると、エミユレーシヨン
CPU３１０によつてメモリ２２０あるいは置換
用メモリ３２０内のプログラムが実行される。こ
のときオペレータは、アドレス切換信号３４４に
よつて、アドレス切換回路３４２がエミユレーシ
ヨンCPU３１０からのアドレスを選択して使用
区分情報記憶回路３４０に与えるように切換えを
行なう。従つてエミユレーシヨンCPU３１０か
らアドレスバスａを介してアドレス出力がなされ
ると、このアドレスは常にアドレス切換回路３４
２を経て使用区分情報記憶回路３４０に与えられ
ることになる。前述のように使用区分情報記憶回
路３４０はRAMで構成されているため、与えら
れたアドレスに記憶されている１バイトのデー
タ、即ち、使用区分情報が読出される。

この１バイトの読出しデータのうち、有効なデ
ータは前述のとおり書込み禁止か否かを示すラ
イト禁止信号３５３、アクセス禁止か否かを示
すアクセス禁止信号３５４、メモリ置換の有無
を示すメモリ置換信号３５５の３ビツトのみであ
る。このうち、ライト禁止信号３５３およびアク
セス禁止信号３５４は動作比較回路３５２に与え
られる。また、メモリ置換信号３５５はデータバ
スバツフア３３２に与えられるとともに、インバ
ータ３５６を介して置換用メモリ３２０に与えら
れる。現在アクセス中のアドレスが置換領域であ
れば、置換信号３５５は“０”となり、この置換
信号３５５はインバータ３５６を通つて置換用メ
モリ３２０をアクテイブとし、置換用メモリ３２
０に対してアクセスが行なわれる。置換領域でな
かつた場合は、置換信号３５５は“１”となり、
データバスバツフア３３２をアクテイブとし、メ
モリ２２０に対してアクセスが行なわれる。この
ようにしてメモリの切換えが設定どおりに行なわ
れる。

一方、エミユレーシヨンCPU３１０からコン
トロールバスｃを介してアクセス命令が出力され
ると、動作検出回路３５１はアクセス検出信号３
５７を動作比較回路３５２に与える。また、この
アクセス命令がライト命令であつた場合には、動
作検出回路３５１はライト検出信号３５８を動作
比較回路３５２に与える。動作比較回路３５２
は、アクセス禁止信号３５４とアクセス検出信号
３５７とを同時に受けたとき、即ち、現在アクセ
ス中のアドレスがアクセス禁止である場合にはア
クセスエラー信号３５９を発生する。オペレータ
はこのアクセスエラー信号３５９を検知してアク
セスエラーが生じたことを認識することができ
る。また、動作比較回路３５２は、ライト禁止信
号３５３とライト検出信号３５８とを同時に受け
たとき、即ち、現在書込みを行なおうとしている
アドレスが書込み禁止である場合にはライトエラ
ー信号３６０を発生する。オペレータはこのライ
トエラー信号３６０を検知してライトエラーが生
じたことを認識することができる。また、このラ
イトエラー信号３６０はコントロールバスバツフ
ア３３３にも与えられ、ライト命令の実行を阻止
する。従つてメモリのエラー書換えを未然に防ぐ
ことができる。

以上のように本発明に係るデバツグ装置３００
は従来のデバツグ装置１００と同等の機能を有す
ることがわかるであろう。しかしその回路構成は
非常に単純となつている。即ち、種々の使用区分
情報は、すべてRAMから成る使用区分情報記憶
回路３４０に一括して記憶され、このRAMをア
クセスすることによりこの情報を読出すようにし
たため、従来装置のようにアドレスを照合するた
めの比較回路は全く必要なくなる。動作比較回路
３５２には比較器が用いられるが、ここではアド
レスの照合が行なわれるのではなく、たかが数ビ
ツトのデータの比較が行なわれるだけであり、非
常に単純な論理回路で実現できる。

〔発明の効果〕

以上のとおり本発明によれば、デバツグ装置に
おいて、デバツグの対象となるプログラムのメモ
リ空間についての使用区分情報を一括して記憶回
路に記憶させ、この記憶回路をアクセスして使用
区分情報を読出すようにしたため、回路構成を単
純化し、操作を容易化することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るデバツグ装置
のブロツク図、第２図は従来のデバツグ装置の一
例を示すブロツク図である。 １００……従来のデバツグ装置、１１０……エ
ミユレーシヨンCPU、１２０……置換用メモリ、
１３１……アドレスバスバツフア、１３２……デ
ータバスバツフア、１３３……コントロールバス
バツフア、１４１……ライト検出回路、１４２…
…ライトエラー信号発生回路、１４３……ライト
禁止領域設定回路、１４４……ライト検出信号、
１４５……ライトエラー信号、１５１……アクセ
ス検出回路、１５２……アクセスエラー信号発生
回路、１５３……アクセス禁止領域設定回路、１
５４……アクセス検出信号、１５５……アクセス
エラー信号、１６１……メモリ選択検出回路、１
６２……置換信号発生回路、１６３……置換領域
設定回路、１６４……インバータ、１６５……メ
モリ選択検出信号、１６６……置換信号、２００
……デバツグの対象となる装置、２１０……
CPU、２２０……メモリ、３００……本発明に
係るデバツグ装置、３１０……エミユレーシヨン
CPU、３２０……置換用メモリ、３３１……ア
ドレスバスバツフア、３３２……データバスバツ
フア、３３３……コントロールバスバツフア、３
４０……使用区分情報記憶回路、３４１……アド
レス設定回路、３４２……アドレス切換回路、３
４３……データ設定回路、３４４……アドレス切
換信号、３５１……動作検出回路、３５２……動
作比較回路、３５３……ライト禁止信号、３５４
……アクセス禁止信号、３５５……メモリ置換信
号、３５６……インバータ、３５７……アクセス
検出信号、３５８……ライト検出信号、３５９…
…アクセスエラー信号、３６０……ライトエラー
信号、Ａ，ａ……アドレスバス、Ｃ，ｃ……コン
トロールバス、Ｄ，ｄ……データバス。

Claims (1)

1. 【特許請求の範囲】 １ プログラムのデバツグを行なうためのエミユ
   レーシヨンCPUと、前記プログラムが使用する
   メモリ空間の使用区分を示す情報を記憶する使用
   区分情報記憶回路と、前記使用区分情報記憶回路
   をアクセスするためのアドレスを発生するアドレ
   ス設定回路と、前記エミユレーシヨンCPUで発
   生されたアドレスまたは前記アドレス設定回路で
   発生されたアドレスのうちどちらか一方を選択し
   て前記使用区分情報記憶回路に与えてアクセスす
   るアドレス切換回路と、前記使用区分情報記憶回
   路を前記アドレス設定回路で発生されたアドレス
   によつてアクセスしたときに、アクセスしたアド
   レスに書込むべきデータを発生するデータ設定回
   路と、前記使用区分情報記憶回路を前記エミユレ
   ーシヨンCPUで発生されたアドレスによつてア
   クセスしたときに、アクセスしたアドレスから読
   出されるデータに基づいてデバツグに必要な処理
   を行なう処理回路と、を備えることを特徴とする
   デバツグ装置。 ２ メモリ空間の使用区分を示す情報が、各メモ
   リ空間についての書込み禁止の有無を示す情報を
   含むことを特徴とする特許請求の範囲第１項記載
   のデバツグ装置。 ３ 処理回路が、使用区分情報記憶回路から書込
   み禁止を示す情報を読出したときに、書込みエラ
   ーを表示するためのエラー信号を発生するととも
   にエミユレーシヨンCPUの書込み操作を阻止す
   る動作を行なうことを特徴とする特許請求の範囲
   第２項記載のデバツグ装置。 ４ メモリ空間の使用区分を示す情報が、各メモ
   リ空間についてのアクセス禁止の有無を示す情報
   を含むことを特徴とする特許請求の範囲第１項記
   載のデバツグ装置。 ５ 処理回路が、使用区分情報記憶回路からアク
   セス禁止を示す情報を読出したときに、アクセス
   エラーを表示するためのエラー信号を発生する動
   作を行なうことを特徴とする特許請求の範囲第４
   項記載のデバツグ装置。 ６ デバツグのための置換用メモリを更に備える
   ことを特徴とする特許請求の範囲第１項記載のデ
   バツグ装置。 ７ メモリ空間の使用区分を示す情報が、各メモ
   リ空間について、置換用メモリに割付けられたメ
   モリ空間であるのか、またはデバツグの対象とな
   る装置内のメモリに割付けられたメモリ空間であ
   るのか、を示すメモリ選択情報を含むことを特徴
   とする特許請求の範囲第６項記載のデバツグ装
   置。 ８ 処理回路が、使用区分情報記憶回路から読出
   したメモリ選択情報に基づいて、エミユレーシヨ
   ンCPUのアクセスすべきメモリを置換用メモリ
   またはデバツグの対象となる装置内のメモリに切
   換える動作を行なうことを特徴とする特許請求の
   範囲第７項記載のデバツグ装置。