JPH0427122A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0427122A JPH0427122A JP13130390A JP13130390A JPH0427122A JP H0427122 A JPH0427122 A JP H0427122A JP 13130390 A JP13130390 A JP 13130390A JP 13130390 A JP13130390 A JP 13130390A JP H0427122 A JPH0427122 A JP H0427122A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor device
- manufacturing
- photoresist pattern
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に微細加工さ
れた半導体装置の製造に適用して有効な技術に関するも
のでおる。
れた半導体装置の製造に適用して有効な技術に関するも
のでおる。
一般に半導体装置の製造において、その加工技術として
酸化膜、ナイトライド膜、さらにアルミニウム膜等を所
望の形状に加工するエツチング工程がある。一般的なエ
ツチング技術を示したものとして日立評論ｖｏ１．７１
Ｎｏ、５１９８９年５月刊、日立評論社発刊３３頁〜
３８頁がある。
酸化膜、ナイトライド膜、さらにアルミニウム膜等を所
望の形状に加工するエツチング工程がある。一般的なエ
ツチング技術を示したものとして日立評論ｖｏ１．７１
Ｎｏ、５１９８９年５月刊、日立評論社発刊３３頁〜
３８頁がある。
しかし、半導体素子の微細化が進につれ、パターンのそ
の部分と、パターンの密の部分との違いにより、エツチ
ングレートに違いが生じ、大幅にエツチングのバラツキ
（ローディング効果）が発生することが分かった。この
ため被エツチング層の残り等の問題や部分的なオーバー
エツチングが発生し、半導体装置の特性に問題が生じた
。
の部分と、パターンの密の部分との違いにより、エツチ
ングレートに違いが生じ、大幅にエツチングのバラツキ
（ローディング効果）が発生することが分かった。この
ため被エツチング層の残り等の問題や部分的なオーバー
エツチングが発生し、半導体装置の特性に問題が生じた
。
このような問題を防止するためには、エツチング装置に
おいて、エツチングガスの流量や電極の高さ、さらに圧
力等の調整を煩雑に行ない、ローディング効果の防止を
行なう方法やエツチングパターンのその部分と密の部分
のエツチング対象となる層厚を変化させるような方法が
考えられるが、いずれも工程が複雑となり有効な方法と
はいえない。
おいて、エツチングガスの流量や電極の高さ、さらに圧
力等の調整を煩雑に行ない、ローディング効果の防止を
行なう方法やエツチングパターンのその部分と密の部分
のエツチング対象となる層厚を変化させるような方法が
考えられるが、いずれも工程が複雑となり有効な方法と
はいえない。
本発明の目的はこのような装置による方法やデバイスの
層厚制御の方法ではなく、エツチングパターンの変更す
ることにより問題を解決し、ローディング効果の少ない
半導体装置の製造方法を提供することにある。
層厚制御の方法ではなく、エツチングパターンの変更す
ることにより問題を解決し、ローディング効果の少ない
半導体装置の製造方法を提供することにある。
本願において開示される発明のうち代表的なものの概要
について説明すれば下記のとおりである。
について説明すれば下記のとおりである。
すなわち、半導体基板上に所望の形状のホトレジストパ
ターンを形成し前記ホトレジスト下の形成された層を所
望の形状にエツチングする半導体装置の製造方法におい
て、前記エツチング領域は矩形あるいは矩形を組み合わ
せた形状としその矩形の単位となる短い一辺において同
一寸法に形成されたホトレジストパターンによりエツチ
ングすることを特徴とする半導体装置の製造方法である
。
ターンを形成し前記ホトレジスト下の形成された層を所
望の形状にエツチングする半導体装置の製造方法におい
て、前記エツチング領域は矩形あるいは矩形を組み合わ
せた形状としその矩形の単位となる短い一辺において同
一寸法に形成されたホトレジストパターンによりエツチ
ングすることを特徴とする半導体装置の製造方法である
。
上記した手段によれば、各エツチング領域となる矩形あ
るいは矩形を組み合わせた部分の短い一辺を一定とする
ことにより、各エツチング領域のエツチングレートがほ
ぼ同一となり、ローディング効果の少ない半導体装置の
製造が可能となる。
るいは矩形を組み合わせた部分の短い一辺を一定とする
ことにより、各エツチング領域のエツチングレートがほ
ぼ同一となり、ローディング効果の少ない半導体装置の
製造が可能となる。
第１図は本発明の実施例であるエツチング時のホトレジ
ストパターンの正面図である。
ストパターンの正面図である。
このホトレジストパターンは半導体基板上に種々の工程
処理を行ない、その後アルミニウム層を全面に形成し、
パッドと配線層を同じに形成するだめのものである。
処理を行ない、その後アルミニウム層を全面に形成し、
パッドと配線層を同じに形成するだめのものである。
第１図に示したように半導体基板上にはホトレジストパ
ターン１が形成され、バンドが形成される領域上にもホ
トレジストパターン２が形成されている。パッドを形成
する領域上のホトレジストパターン２の周囲にはホトレ
ジストパターン下ノアルミニウム層が露出されたエンチ
ングするためのホトレジストパターンのない領域３が形
成されている。そしてアルミニウムによる配線層を形成
する領域上のホトレジストパターン４に沿ってホトレジ
ストのない領域５が形成されている。これらのホトレジ
ストのない領域はエツチング領域であり、それぞれ間隔
Ａをもってエツチング領域の矩形の短い一辺としており
一つの単位としている。
ターン１が形成され、バンドが形成される領域上にもホ
トレジストパターン２が形成されている。パッドを形成
する領域上のホトレジストパターン２の周囲にはホトレ
ジストパターン下ノアルミニウム層が露出されたエンチ
ングするためのホトレジストパターンのない領域３が形
成されている。そしてアルミニウムによる配線層を形成
する領域上のホトレジストパターン４に沿ってホトレジ
ストのない領域５が形成されている。これらのホトレジ
ストのない領域はエツチング領域であり、それぞれ間隔
Ａをもってエツチング領域の矩形の短い一辺としており
一つの単位としている。
本実施例では図示しない他の領域についてもこの間隔Ａ
を短い一辺の単位とする矩形あるいは矩形を組み合わせ
たエツチング領域としている。このように形成したホト
レジストパターンを用いてエツチングを行なう。
を短い一辺の単位とする矩形あるいは矩形を組み合わせ
たエツチング領域としている。このように形成したホト
レジストパターンを用いてエツチングを行なう。
以上のように本実施例ではエツチング領域は全である間
隔Ａを短い一辺の単位とした矩形若しくは矩形を組み合
わせた形状に形成されており、矩形の短い一辺について
は同一の寸法となっている。
隔Ａを短い一辺の単位とした矩形若しくは矩形を組み合
わせた形状に形成されており、矩形の短い一辺について
は同一の寸法となっている。
二のためどの領域についても同じレートでエンチングさ
れるためローディング効果は発生しない。
れるためローディング効果は発生しない。
本願発明はその要旨を逸脱しない範囲で種々変更可能で
あることは言うまでもない。例えば本発明は半導体装置
の最もエツチング精度が必要な部分のみに限定して使用
しても良いし、全面に使用してもかまわない。例えばメ
モリ素子の周辺回路こ限定して使用しても充分な効果を
得ることができる。さらに本実施例ではエンチングの対
象としてＡＬを使用した例について説明したが、ポリシ
リコン等のエツチングに適用してもかまわない。
あることは言うまでもない。例えば本発明は半導体装置
の最もエツチング精度が必要な部分のみに限定して使用
しても良いし、全面に使用してもかまわない。例えばメ
モリ素子の周辺回路こ限定して使用しても充分な効果を
得ることができる。さらに本実施例ではエンチングの対
象としてＡＬを使用した例について説明したが、ポリシ
リコン等のエツチングに適用してもかまわない。
本願において開示される発明のうち代表的なものによっ
て得られる効果についていえば下記のとおりである。
て得られる効果についていえば下記のとおりである。
すなわち、ローディング効果の発生しないエツチングを
行なうことができるので、被エツチング膜の残りあるい
はオーバーエンチングのない半導体装置が提供すること
ができるので、特性に変化のない半導体装置を提供する
ことができる。
行なうことができるので、被エツチング膜の残りあるい
はオーバーエンチングのない半導体装置が提供すること
ができるので、特性に変化のない半導体装置を提供する
ことができる。
第１図は本発明の実施例である半導体装置のエツチング
時のホトレジストの形状を示す正面図である。 １・半導体基板上ホトレジストパターン、２・・パッド
形成領域上ホトレジストパターン、３，５・ホトレジス
トのない領域、４・・配線形成領域上ホトレジストパタ
ーン。 第 図
時のホトレジストの形状を示す正面図である。 １・半導体基板上ホトレジストパターン、２・・パッド
形成領域上ホトレジストパターン、３，５・ホトレジス
トのない領域、４・・配線形成領域上ホトレジストパタ
ーン。 第 図
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に所望の形状のホトレジストパターン
を形成し前記ホトレジスト下の形成された層を所望の形
状にエッチングする半導体装置の製造方法において、前
記エッチング領域は矩形あるいは矩形を組み合わせた形
状に形成され、前記矩形の単位となる短い一辺は、同一
寸法にエッチングされてなることを特徴とする半導体装
置の製造方法。 ２、前記矩形あるいは矩形を組み合わせた形状のエッチ
ング領域は、半導体素子となるべき領域の所望の部分に
形成されてなることを特徴とする特許請求の範囲第１項
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13130390A JPH0427122A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13130390A JPH0427122A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0427122A true JPH0427122A (ja) | 1992-01-30 |
Family
ID=15054808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13130390A Pending JPH0427122A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0427122A (ja) |
-
1990
- 1990-05-23 JP JP13130390A patent/JPH0427122A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2790416B2 (ja) | アライメントマーク配置方法 | |
| KR970013074A (ko) | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 | |
| KR20020002388A (ko) | 글로벌 패턴 밀도 효과를 감소시키는 지능적인 게이트레벨 충진 방법 | |
| US5582679A (en) | Enhanced metal etch process | |
| JPH01296641A (ja) | 半導体装置の製造方法 | |
| JPH0427122A (ja) | 半導体装置の製造方法 | |
| JPS63211739A (ja) | 半導体装置 | |
| JP2993339B2 (ja) | 半導体装置の製造方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JPS5815225A (ja) | 半導体装置基板 | |
| JP3445141B2 (ja) | アルミニウム合金配線の形成方法 | |
| KR0121559B1 (ko) | 반도체 제조 방법 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPH04157723A (ja) | アルミニウム膜のドライエッチング方法 | |
| JPS63181355A (ja) | 半導体装置 | |
| JPH01138732A (ja) | 半導体装置 | |
| JPH01296644A (ja) | 半導体装置の製造方法 | |
| JPH1050843A (ja) | 半導体集積回路及びその製造方法 | |
| JPH03276633A (ja) | 半導体装置の製造方法 | |
| JPS62150757A (ja) | 半導体装置 | |
| JPH01243426A (ja) | レジスト膜のエツチング方法 | |
| JPH02213158A (ja) | 半導体装置の製造方法 | |
| JPH0287629A (ja) | 半導体装置 | |
| JPS6193646A (ja) | 半導体集積回路 | |
| JPH01181546A (ja) | 半導体装置の製造方法 |