JPH04273685A - 映像信号のノーインターレース変換回路 - Google Patents
映像信号のノーインターレース変換回路Info
- Publication number
- JPH04273685A JPH04273685A JP9157991A JP5799191A JPH04273685A JP H04273685 A JPH04273685 A JP H04273685A JP 9157991 A JP9157991 A JP 9157991A JP 5799191 A JP5799191 A JP 5799191A JP H04273685 A JPH04273685 A JP H04273685A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- video signal
- signal
- field
- digital video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 21
- 230000015654 memory Effects 0.000 claims abstract description 69
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は映像信号のノーインター
レース変換回路に関し、特に、インターレース静止画像
信号を高精細にノーインターレース化する映像信号のノ
ーインターレース変換回路に関する。
レース変換回路に関し、特に、インターレース静止画像
信号を高精細にノーインターレース化する映像信号のノ
ーインターレース変換回路に関する。
【０００２】
【従来の技術】従来、映像信号のノーインターレース変
換回路においては、映像信号を量子化した後、２フィー
ルドで構成される１フレームの全ての映像信号をフレー
ムメモリに一時記憶し、書込み周期の２倍の周期で、前
記フレームメモリから２フィールドの映像信号を水平ラ
イン単位毎に交互に読出している。
換回路においては、映像信号を量子化した後、２フィー
ルドで構成される１フレームの全ての映像信号をフレー
ムメモリに一時記憶し、書込み周期の２倍の周期で、前
記フレームメモリから２フィールドの映像信号を水平ラ
イン単位毎に交互に読出している。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
映像信号のノーインターレース変換回路においては、１
フレーム分の映像信号を記憶することができる大容量の
フレームメモリを数多く使用する必要がある。このよう
なフレームメモリは高価であるため、この種の映像信号
のノーインターレース変換回路を使用した装置の製造コ
ストが極めて高くなるという問題点がある。
映像信号のノーインターレース変換回路においては、１
フレーム分の映像信号を記憶することができる大容量の
フレームメモリを数多く使用する必要がある。このよう
なフレームメモリは高価であるため、この種の映像信号
のノーインターレース変換回路を使用した装置の製造コ
ストが極めて高くなるという問題点がある。
【０００４】本発明はかかる問題点に鑑みてなされたも
のであって、ノーインターレース変換回路を使用した装
置の製造コストを低減することができる映像信号のノー
インターレース変換回路を提供することを目的とする。
のであって、ノーインターレース変換回路を使用した装
置の製造コストを低減することができる映像信号のノー
インターレース変換回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る映像信号の
ノーインターレース変換回路は、インターレースのアナ
ログ映像信号を量子化してディジタル映像信号に変換す
るＡ／Ｄ変換器と、前記ディジタル映像信号の１フィー
ルドを記憶するフィールドメモリと、前記ディジタル映
像信号の１水平ラインを記憶するラインＦｉＦｏメモリ
と、前記フィールドメモリ及び前記ラインＦｉＦｏメモ
リに書込みを行うために必要な書込みタイミング信号を
発生する書込み信号発生部と、前記フィールドメモリ及
び前記ラインＦｉＦｏメモリの読出しを水平ライン単位
で交互に行うために必要な読出しタイミング信号を前記
書込みタイミング信号の周期の倍速度周期で発生する読
出し信号発生部と、前記ディジタル映像信号の偶数フィ
ールド又は奇数フィールドを判定する判定部と、この判
定部の判定結果に基づいて前記フィールドメモリ及び前
記ラインＦｉＦｏメモリを切替えて読出す切替器とを有
することを特徴とする。
ノーインターレース変換回路は、インターレースのアナ
ログ映像信号を量子化してディジタル映像信号に変換す
るＡ／Ｄ変換器と、前記ディジタル映像信号の１フィー
ルドを記憶するフィールドメモリと、前記ディジタル映
像信号の１水平ラインを記憶するラインＦｉＦｏメモリ
と、前記フィールドメモリ及び前記ラインＦｉＦｏメモ
リに書込みを行うために必要な書込みタイミング信号を
発生する書込み信号発生部と、前記フィールドメモリ及
び前記ラインＦｉＦｏメモリの読出しを水平ライン単位
で交互に行うために必要な読出しタイミング信号を前記
書込みタイミング信号の周期の倍速度周期で発生する読
出し信号発生部と、前記ディジタル映像信号の偶数フィ
ールド又は奇数フィールドを判定する判定部と、この判
定部の判定結果に基づいて前記フィールドメモリ及び前
記ラインＦｉＦｏメモリを切替えて読出す切替器とを有
することを特徴とする。
【０００６】
【作用】本発明においては、インターレースのアナログ
映像信号はＡ／Ｄ変換器によりディジタル映像信号に変
換される。このディジタル映像信号は書込み信号発生部
から供給される書込みタイミング信号によりフィールド
メモリ及びラインＦｉＦｏ（ファーストインファースト
アウト）メモリに書込まれる。このフィールドメモリ及
びラインＦｉＦｏメモリに書込まれたディジタル映像信
号は、読出し信号発生部から供給される読出しタイミン
グ信号により書込み周期の倍速度周期で、前記フィール
ドメモリ及び前記ラインＦｉＦｏメモリから水平ライン
単位で交互に読出される。これにより、インターレース
のディジタル信号をノーインターレース化して読出すこ
とができる。この場合に、判定部においてディジタル映
像信号が偶数フィールドであるか、奇数フィールドであ
るかを判定し、この判定結果に基づいて、切替器により
前記フィールドメモリ及び前記ラインＦｉＦｏメモリの
どちらを先に読出すかを適切に切替える。これにより、
読出し時に、ディジタル映像信号の水平ラインの上下関
係が逆になることを防止できる。
映像信号はＡ／Ｄ変換器によりディジタル映像信号に変
換される。このディジタル映像信号は書込み信号発生部
から供給される書込みタイミング信号によりフィールド
メモリ及びラインＦｉＦｏ（ファーストインファースト
アウト）メモリに書込まれる。このフィールドメモリ及
びラインＦｉＦｏメモリに書込まれたディジタル映像信
号は、読出し信号発生部から供給される読出しタイミン
グ信号により書込み周期の倍速度周期で、前記フィール
ドメモリ及び前記ラインＦｉＦｏメモリから水平ライン
単位で交互に読出される。これにより、インターレース
のディジタル信号をノーインターレース化して読出すこ
とができる。この場合に、判定部においてディジタル映
像信号が偶数フィールドであるか、奇数フィールドであ
るかを判定し、この判定結果に基づいて、切替器により
前記フィールドメモリ及び前記ラインＦｉＦｏメモリの
どちらを先に読出すかを適切に切替える。これにより、
読出し時に、ディジタル映像信号の水平ラインの上下関
係が逆になることを防止できる。
【０００７】本発明によれば、フィールドメモリを使用
してノーインターレース変換回路を構成することができ
る。このフィールドメモリはフレームメモリに比して容
量が小さく、安価である。従って、映像信号のノーイン
ターレース変換回路を使用した装置の製造コストを低減
することができる。
してノーインターレース変換回路を構成することができ
る。このフィールドメモリはフレームメモリに比して容
量が小さく、安価である。従って、映像信号のノーイン
ターレース変換回路を使用した装置の製造コストを低減
することができる。
【０００８】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【０００９】図１は本発明の実施例に係る映像信号のノ
ーインターレース変換回路を示すブロック図である。
ーインターレース変換回路を示すブロック図である。
【００１０】Ａ／Ｄ変換器１はインターレース走査する
アナログ映像信号を入力し、これを量子化してディジタ
ル映像信号に変換する。ラインＦｉＦｏメモリ３はＡ／
Ｄ変換器１から出力されるディジタル映像信号の１水平
ラインを記憶する。フィールドメモリ４はＡ／Ｄ変換器
１から出力されるディジタル映像信号の１フィールドを
記憶する。同期信号処理部５はＡ／Ｄ変換器１のディジ
タル映像信号が偶数フィールドであるか、奇数フィール
ドであるかを判定する。フィールドカウンタ６は同期信
号処理部５の判定結果に基づいて、書込み信号発生部２
及び読出し信号発生部７に所定の信号を供給する。書込
み信号発生部２はフィールドカウンタ６の信号に応じて
、ラインＦｉＦｏメモリ３及びフィールドメモリ４にラ
イトタイミング信号を供給する。読出し信号発生部２は
フィールドカウンタ６の信号に応じて、ラインＦｉＦｏ
メモリ３及びフィールドメモリ４にライトタイミング信
号の周期の２倍の周期でリードタイミング信号を供給す
ると共に、切替器８に切替信号を供給する。切替え器８
は読出し信号発生部２の切替信号に応じて、ラインＦｉ
Ｆｏメモリ３及びフィールドメモリ４のいずれか一方を
先に読出す。Ｄ／Ａ変換器９は切替器８から出力される
ディジタル映像信号を入力し、これをアナログ映像信号
に変換する。ＣＲＴ１０はＤ／Ａ変換器９から出力され
るアナログ映像信号を表示する。
アナログ映像信号を入力し、これを量子化してディジタ
ル映像信号に変換する。ラインＦｉＦｏメモリ３はＡ／
Ｄ変換器１から出力されるディジタル映像信号の１水平
ラインを記憶する。フィールドメモリ４はＡ／Ｄ変換器
１から出力されるディジタル映像信号の１フィールドを
記憶する。同期信号処理部５はＡ／Ｄ変換器１のディジ
タル映像信号が偶数フィールドであるか、奇数フィール
ドであるかを判定する。フィールドカウンタ６は同期信
号処理部５の判定結果に基づいて、書込み信号発生部２
及び読出し信号発生部７に所定の信号を供給する。書込
み信号発生部２はフィールドカウンタ６の信号に応じて
、ラインＦｉＦｏメモリ３及びフィールドメモリ４にラ
イトタイミング信号を供給する。読出し信号発生部２は
フィールドカウンタ６の信号に応じて、ラインＦｉＦｏ
メモリ３及びフィールドメモリ４にライトタイミング信
号の周期の２倍の周期でリードタイミング信号を供給す
ると共に、切替器８に切替信号を供給する。切替え器８
は読出し信号発生部２の切替信号に応じて、ラインＦｉ
Ｆｏメモリ３及びフィールドメモリ４のいずれか一方を
先に読出す。Ｄ／Ａ変換器９は切替器８から出力される
ディジタル映像信号を入力し、これをアナログ映像信号
に変換する。ＣＲＴ１０はＤ／Ａ変換器９から出力され
るアナログ映像信号を表示する。
【００１１】次に、上述の映像信号のノーインターレー
ス変換回路の動作について説明する。先ず、インターレ
ースのアナログ映像信号はＡ／Ｄ変換器１でディジタル
映像信号に変換される。このディジタル映像信号は同期
信号処理部５においてフィールドの偶奇が判定され、書
込み信号発生部２から供給されるライトタイミング信号
によりフィールドメモリ４及びラインＦｉＦｏメモリ３
に同時に書込まれる。フィールドメモリ４及びラインＦ
ｉＦｏメモリ３に書込まれたディジタル映像信号は読出
し信号発生部２から供給されるリードタイミング信号に
より、書込み周期の２倍の周期で、フィールドメモリ４
及びラインＦｉＦｏメモリ３から水平周波数単位で交互
に読出される。このとき、フィールドメモリ４からは１
フィールド＋１／２書込み水平周波数前の映像信号が読
出され、次いでラインＦｉＦｏメモリ３からは１／２書
込み水平周波数前の映像信号が読出される。このように
読出し周波数が書込み周波数に対して２倍であり、フィ
ールドメモリ４及びラインＦｉＦｏメモリ３を水平周波
数単位で交互に読出すことにより、インターレースのデ
ィジタル映像信号をノーインターレース化して順次読出
すことができる。但し、ディジタル映像信号は偶数フィ
ールド及び奇数フィールドにおいて、最初の１ラインを
フィールドメモリ４及びラインＦｉＦｏメモリ３のどち
らから先に読出すかを適切に切替えないと、読出しライ
ン単位でラインの上下関係が逆になる。そこで、フィー
ルドカウンタ６の偶奇信号に基づいて、切替器８により
フィールドメモリ４及びラインＦｉＦｏメモリ３の読出
し順序をライン単位で切替える。ノーインターレース化
されたディジタル映像信号はＤ／Ａ変換器９によりアナ
ログ映像信号に変換され、ＣＲＴ１０に表示される。
ス変換回路の動作について説明する。先ず、インターレ
ースのアナログ映像信号はＡ／Ｄ変換器１でディジタル
映像信号に変換される。このディジタル映像信号は同期
信号処理部５においてフィールドの偶奇が判定され、書
込み信号発生部２から供給されるライトタイミング信号
によりフィールドメモリ４及びラインＦｉＦｏメモリ３
に同時に書込まれる。フィールドメモリ４及びラインＦ
ｉＦｏメモリ３に書込まれたディジタル映像信号は読出
し信号発生部２から供給されるリードタイミング信号に
より、書込み周期の２倍の周期で、フィールドメモリ４
及びラインＦｉＦｏメモリ３から水平周波数単位で交互
に読出される。このとき、フィールドメモリ４からは１
フィールド＋１／２書込み水平周波数前の映像信号が読
出され、次いでラインＦｉＦｏメモリ３からは１／２書
込み水平周波数前の映像信号が読出される。このように
読出し周波数が書込み周波数に対して２倍であり、フィ
ールドメモリ４及びラインＦｉＦｏメモリ３を水平周波
数単位で交互に読出すことにより、インターレースのデ
ィジタル映像信号をノーインターレース化して順次読出
すことができる。但し、ディジタル映像信号は偶数フィ
ールド及び奇数フィールドにおいて、最初の１ラインを
フィールドメモリ４及びラインＦｉＦｏメモリ３のどち
らから先に読出すかを適切に切替えないと、読出しライ
ン単位でラインの上下関係が逆になる。そこで、フィー
ルドカウンタ６の偶奇信号に基づいて、切替器８により
フィールドメモリ４及びラインＦｉＦｏメモリ３の読出
し順序をライン単位で切替える。ノーインターレース化
されたディジタル映像信号はＤ／Ａ変換器９によりアナ
ログ映像信号に変換され、ＣＲＴ１０に表示される。
【００１２】本実施例においては、フィールドメモリを
使用してノーインターレース変換回路を構成しており、
このフィールドメモリはフレームメモリの約１／２の容
量であって、フレームメモリに比して安価である。従っ
て、映像信号のノーインターレース変換回路を使用した
装置の製造コストを低減することができる。
使用してノーインターレース変換回路を構成しており、
このフィールドメモリはフレームメモリの約１／２の容
量であって、フレームメモリに比して安価である。従っ
て、映像信号のノーインターレース変換回路を使用した
装置の製造コストを低減することができる。
【００１３】
【発明の効果】以上説明したように本発明によれば、イ
ンターレースのアナログ映像信号をディジタル映像信号
に量子化した後、このディジタル映像信号を１水平ライ
ン分のラインＦｉＦｏ及び１フィールド分のフィールド
メモリに同時に書込み、書込み周期の倍速度周期で前記
フィールドメモリ及び前記ラインＦｉＦｏメモリから水
平ライン単位で交互に読出すことにより、ディジタル映
像をノーインターレース化して読出すことができる。こ
のように、フィールドメモリを使用して映像信号のノー
インターレース変換回路を構成することができるので、
映像信号のノーインターレース変換回路を使用した装置
の製造コストを低減することができる。
ンターレースのアナログ映像信号をディジタル映像信号
に量子化した後、このディジタル映像信号を１水平ライ
ン分のラインＦｉＦｏ及び１フィールド分のフィールド
メモリに同時に書込み、書込み周期の倍速度周期で前記
フィールドメモリ及び前記ラインＦｉＦｏメモリから水
平ライン単位で交互に読出すことにより、ディジタル映
像をノーインターレース化して読出すことができる。こ
のように、フィールドメモリを使用して映像信号のノー
インターレース変換回路を構成することができるので、
映像信号のノーインターレース変換回路を使用した装置
の製造コストを低減することができる。
【図１】本発明の実施例に係る映像信号のノーインター
レース変換回路を示すブロック図である。
レース変換回路を示すブロック図である。
１；Ａ／Ｄ変換器
２；書込み信号発生部
３；ラインＦｉＦｏメモリ
４；フィールドメモリ
５；同期信号処理部
６；フィールドカウンタ
７；読出し信号発生部
８；切替器
９；Ｄ／Ａ変換器
１０；ＣＲＴ
Claims (1)
- 【請求項１】 インターレースのアナログ映像信号を
量子化してディジタル映像信号に変換するＡ／Ｄ変換器
と、前記ディジタル映像信号の１フィールドを記憶する
フィールドメモリと、前記ディジタル映像信号の１水平
ラインを記憶するラインＦｉＦｏメモリと、前記フィー
ルドメモリ及び前記ラインＦｉＦｏメモリに書込みを行
うために必要な書込みタイミング信号を発生する書込み
信号発生部と、前記フィールドメモリ及び前記ラインＦ
ｉＦｏメモリの読出しを水平ライン単位で交互に行うた
めに必要な読出しタイミング信号を前記書込みタイミン
グ信号の周期の倍速度周期で発生する読出し信号発生部
と、前記ディジタル映像信号の偶数フィールド又は奇数
フィールドを判定する判定部と、この判定部の判定結果
に基づいて前記フィールドメモリ及び前記ラインＦｉＦ
ｏメモリを切替えて読出す切替器とを有することを特徴
とする映像信号のノーインターレース変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9157991A JPH04273685A (ja) | 1991-02-27 | 1991-02-27 | 映像信号のノーインターレース変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9157991A JPH04273685A (ja) | 1991-02-27 | 1991-02-27 | 映像信号のノーインターレース変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04273685A true JPH04273685A (ja) | 1992-09-29 |
Family
ID=13071477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9157991A Pending JPH04273685A (ja) | 1991-02-27 | 1991-02-27 | 映像信号のノーインターレース変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04273685A (ja) |
-
1991
- 1991-02-27 JP JP9157991A patent/JPH04273685A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5008826B2 (ja) | 高精細度デインタレース／フレーム倍増回路およびその方法 | |
| JPS63109670A (ja) | 画像変換メモリ装置 | |
| JPH0681304B2 (ja) | 方式変換装置 | |
| JPH0720255B2 (ja) | 画像反転装置 | |
| KR100194922B1 (ko) | 화면비 변환장치 | |
| JPS63205778A (ja) | ビデオ信号デイジタル化回路 | |
| JPH0620292B2 (ja) | 時間軸修正機能を有する映像信号回路 | |
| US4901148A (en) | Data processing device | |
| JPH04273685A (ja) | 映像信号のノーインターレース変換回路 | |
| EP1606954B1 (en) | Arrangement for generating a 3d video signal | |
| JPS61114682A (ja) | 画像処理回路 | |
| KR100323661B1 (ko) | 영상신호의주사선수변환방법및프레임율변환방법 | |
| JP4212212B2 (ja) | 画像信号処理装置 | |
| JP2653937B2 (ja) | 画像処理装置 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JP2874971B2 (ja) | テレビジョン信号のライン補間回路 | |
| JP2813270B2 (ja) | 多画面テレビジョン受像機とそのメモリ装置 | |
| JP4106736B2 (ja) | データ処理装置 | |
| JPH10136316A (ja) | 画像データ処理装置および画像データ処理方法 | |
| JPS63257785A (ja) | 走査周波数変換方式 | |
| JPH0698275A (ja) | 映像信号変換装置 | |
| JPH0348518B2 (ja) | ||
| JPH06149194A (ja) | 画像表示装置 | |
| JP2005079848A (ja) | 順次走査線変換装置および映像信号処理システム | |
| JPH01235483A (ja) | 画像拡大処理回路 |