JPH04275663A - 障害プロセッサの判定方式 - Google Patents
障害プロセッサの判定方式Info
- Publication number
- JPH04275663A JPH04275663A JP3697091A JP3697091A JPH04275663A JP H04275663 A JPH04275663 A JP H04275663A JP 3697091 A JP3697091 A JP 3697091A JP 3697091 A JP3697091 A JP 3697091A JP H04275663 A JPH04275663 A JP H04275663A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- information
- abnormality
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 16
- 238000004891 communication Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 9
- 230000015654 memory Effects 0.000 abstract description 8
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 238000009825 accumulation Methods 0.000 abstract 2
- 230000001186 cumulative effect Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は複数のプロセッサをバス
を介し接続してプロセッサ相互間に通信を行うマルチプ
ロセッサシステムに関し、特に障害プロセッサの判定方
式に関する。
を介し接続してプロセッサ相互間に通信を行うマルチプ
ロセッサシステムに関し、特に障害プロセッサの判定方
式に関する。
【０００２】
【従来の技術】従来、この種の障害プロセッサの判定方
式では、プロセッサ相互間通信中相手プロセッサの異常
を検出し、障害の判定機能をもつマスタプロセッサに相
手プロセッサの異常を密告すると、マスタプロセッサは
密告された、相手プロセッサを障害と判定していた。
式では、プロセッサ相互間通信中相手プロセッサの異常
を検出し、障害の判定機能をもつマスタプロセッサに相
手プロセッサの異常を密告すると、マスタプロセッサは
密告された、相手プロセッサを障害と判定していた。
【０００３】次に従来の例について図面を参照して説明
する。図２は従来の例を示すブロック図であり、ｎ個の
プロセッサ２１〜２ｎとマスタプロセッサ３０とをバス
１０を介し接続して、プロセッサ１０〜２ｎおよびマス
タプロセッサ３０の相互間で通信を行ないながら所定の
処理を進めるマルチプロセッサシステムを示している。 マスタプロセッサ３０は、中央処理装置６０と、バス１
０上のデータを取り込んで中央処理装置６０に伝える受
信部４０と、中央処理装置６０からデータをバス１０上
に送信する送信部５０とを備えて構成されている。中央
処理装置６０は、密告されたプロセッサを障害と判定す
る障害プロセッサ判定処理部６１を有する。
する。図２は従来の例を示すブロック図であり、ｎ個の
プロセッサ２１〜２ｎとマスタプロセッサ３０とをバス
１０を介し接続して、プロセッサ１０〜２ｎおよびマス
タプロセッサ３０の相互間で通信を行ないながら所定の
処理を進めるマルチプロセッサシステムを示している。 マスタプロセッサ３０は、中央処理装置６０と、バス１
０上のデータを取り込んで中央処理装置６０に伝える受
信部４０と、中央処理装置６０からデータをバス１０上
に送信する送信部５０とを備えて構成されている。中央
処理装置６０は、密告されたプロセッサを障害と判定す
る障害プロセッサ判定処理部６１を有する。
【０００４】ここで例えばプロセッサ２１とプロセッサ
２２がバス１０を介し通信中に、プロセッサ２２がプロ
セッサ２１の異常を検出すると、プロセッサ２２はバス
１０を介しマスタプロセッサ３０にプロセッサ２１の異
常を密告する。マスタプロセッサ３０は受信部４０でプ
ロセッサ２２からの密告を受け取り、中央処理装置６０
へプロセッサ２１の異常を通知する。異常通知を受けた
中央処理装置６０の障害プロセッサ判定処理部６１はプ
ロセッサ２１を障害と判定する。
２２がバス１０を介し通信中に、プロセッサ２２がプロ
セッサ２１の異常を検出すると、プロセッサ２２はバス
１０を介しマスタプロセッサ３０にプロセッサ２１の異
常を密告する。マスタプロセッサ３０は受信部４０でプ
ロセッサ２２からの密告を受け取り、中央処理装置６０
へプロセッサ２１の異常を通知する。異常通知を受けた
中央処理装置６０の障害プロセッサ判定処理部６１はプ
ロセッサ２１を障害と判定する。
【０００５】
【発明が解決しようとする課題】上述した従来の障害プ
ロセッサの判定方式では、障害の判定機能をもつマスタ
プロセッサは密告されたプロセッサを直ちに障害と判定
しているので、もし相手プロセッサの異常を密告したプ
ロセッサ自身が異常だった場合の密告も、障害機能を持
つマスタプロセッサは実際には正常であるプロセッサを
障害と判定してしまう欠点がある。
ロセッサの判定方式では、障害の判定機能をもつマスタ
プロセッサは密告されたプロセッサを直ちに障害と判定
しているので、もし相手プロセッサの異常を密告したプ
ロセッサ自身が異常だった場合の密告も、障害機能を持
つマスタプロセッサは実際には正常であるプロセッサを
障害と判定してしまう欠点がある。
【０００６】本発明の目的は、プロセッサの障害密告回
数をプロセッサ個々に累計し、所定のしきい値を越えた
プロセッサを障害と判定する障害プロセッサの判定方式
を提供することにある。
数をプロセッサ個々に累計し、所定のしきい値を越えた
プロセッサを障害と判定する障害プロセッサの判定方式
を提供することにある。
【０００７】
【課題を解決するための手段】本発明の障害プロセッサ
の判定方式は、複数のプロセッサをバスを介し接続して
プロセッサ相互間通信を行っているマルチプロセッサシ
ステムで、プロセッサ相互間通信中相手プロセッサの異
常を検出し、検出した相手プロセッサの異常を障害の判
定機能をもつマスタプロセッサに密告し、当該プロセッ
サの障害を判定する障害プロセッサの判定方式において
、前記マスタプロセッサは、密告された回数を前記複数
のプロセッサ個々に累計する手段と、この累計された密
告回数が所定のしきい値を越えたとき当該プロセッサを
障害と判定する手段を有する。
の判定方式は、複数のプロセッサをバスを介し接続して
プロセッサ相互間通信を行っているマルチプロセッサシ
ステムで、プロセッサ相互間通信中相手プロセッサの異
常を検出し、検出した相手プロセッサの異常を障害の判
定機能をもつマスタプロセッサに密告し、当該プロセッ
サの障害を判定する障害プロセッサの判定方式において
、前記マスタプロセッサは、密告された回数を前記複数
のプロセッサ個々に累計する手段と、この累計された密
告回数が所定のしきい値を越えたとき当該プロセッサを
障害と判定する手段を有する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図である。 図１には、ｎ個のプロセッサ２１〜２ｎとマスタプロセ
ッサ３０とをバス１０を介し接続して、プロセッサ２１
〜２ｎおよびマスタプロセッサ３０の相互間で通信を行
ないながら所定の処理を進めるマルチプロセッサシステ
ムが示されている。マスタプロセッサ３０は、中央処理
装置６０と、バス１０上のデータを取り込んで中央処理
装置６０に伝える受信部４０と、中央処理装置６０から
データをバス１０上に送信する送信部５０と、中央処理
装置６０に接続された記憶装置７０とを備えて構成して
いる。中央処理装置６０は、密告された回数を累計する
累計処理部６１と、密告回数の頻度をチェックする密告
頻度チェック処理部６２を有し、記憶装置７０はプロセ
ッサ２１〜２ｎに対応する密告回数蓄積メモリ７１〜７
ｎを有する。
る。図１は本発明の一実施例を示すブロック図である。 図１には、ｎ個のプロセッサ２１〜２ｎとマスタプロセ
ッサ３０とをバス１０を介し接続して、プロセッサ２１
〜２ｎおよびマスタプロセッサ３０の相互間で通信を行
ないながら所定の処理を進めるマルチプロセッサシステ
ムが示されている。マスタプロセッサ３０は、中央処理
装置６０と、バス１０上のデータを取り込んで中央処理
装置６０に伝える受信部４０と、中央処理装置６０から
データをバス１０上に送信する送信部５０と、中央処理
装置６０に接続された記憶装置７０とを備えて構成して
いる。中央処理装置６０は、密告された回数を累計する
累計処理部６１と、密告回数の頻度をチェックする密告
頻度チェック処理部６２を有し、記憶装置７０はプロセ
ッサ２１〜２ｎに対応する密告回数蓄積メモリ７１〜７
ｎを有する。
【０００９】次に障害プロセッサの判定動作について説
明する。ここではプロセッサ２１が異常プロセッサ、プ
ロセッサ２２〜２ｎが正常プロセッサとし、プロセッサ
数ｎを９コ、障害判定用の所定のしきい値を５と仮定す
る。プロセッサ２１とプロセッサ２２が、バス１０を介
し通信中にプロセッサ２２がプロセッサ２１の異常を検
出すると、プロセッサ２２はバス１０を介しマスタプロ
セッサ３０にプロセッサ２１の異常を所定の方法で密告
する。また、プロセッサ２１は、誤ってプロセッサ２２
を異常と検出しバス１０を介しマスタプロセッサ３０に
密告する。
明する。ここではプロセッサ２１が異常プロセッサ、プ
ロセッサ２２〜２ｎが正常プロセッサとし、プロセッサ
数ｎを９コ、障害判定用の所定のしきい値を５と仮定す
る。プロセッサ２１とプロセッサ２２が、バス１０を介
し通信中にプロセッサ２２がプロセッサ２１の異常を検
出すると、プロセッサ２２はバス１０を介しマスタプロ
セッサ３０にプロセッサ２１の異常を所定の方法で密告
する。また、プロセッサ２１は、誤ってプロセッサ２２
を異常と検出しバス１０を介しマスタプロセッサ３０に
密告する。
【００１０】マスタプロセッサ３０は受信部４０で、プ
ロセッサ２１および２２からの密告を受け取り中央処理
装置６０へ通知する。中央処理装置６０の累計処理部６
１は、記憶装置７０の対応するプロセッサの密告回数蓄
積メモリ７１および７２に１加算を行なう。次に密告頻
度チェック処理部６２は、記憶装置７０の対応するプロ
セッサの密告回数蓄積メモリ７１および７２の密告累計
回数が、しきい値５を越えたかを調べる。現在は両プロ
セッサ２１および２２の密告回数蓄積メモリ７１および
７２の累計回数は１回なので、マスタプロセッサ３０は
障害と判定しない。こうして例えばプロセッサ２１とプ
ロセッサ２３〜２９との間で通信し、それぞれ密告した
とすると、プロセッサ２１の密告回数７１は９回、プロ
セッサ２３〜２９の密告回数蓄積メモリ７３〜７９の累
計回路はそれぞれ１回となる。
ロセッサ２１および２２からの密告を受け取り中央処理
装置６０へ通知する。中央処理装置６０の累計処理部６
１は、記憶装置７０の対応するプロセッサの密告回数蓄
積メモリ７１および７２に１加算を行なう。次に密告頻
度チェック処理部６２は、記憶装置７０の対応するプロ
セッサの密告回数蓄積メモリ７１および７２の密告累計
回数が、しきい値５を越えたかを調べる。現在は両プロ
セッサ２１および２２の密告回数蓄積メモリ７１および
７２の累計回数は１回なので、マスタプロセッサ３０は
障害と判定しない。こうして例えばプロセッサ２１とプ
ロセッサ２３〜２９との間で通信し、それぞれ密告した
とすると、プロセッサ２１の密告回数７１は９回、プロ
セッサ２３〜２９の密告回数蓄積メモリ７３〜７９の累
計回路はそれぞれ１回となる。
【００１１】ここで中央処理装置６０は密告頻度チェッ
ク処理６２で、密告回数蓄積メモリ７１〜７９が、所定
のしきい値の５を越えたものを障害と判定するので、プ
ロセッサ２１を障害と判定し、それ以外のプロセッサ２
２〜２９を正常と判定する。
ク処理６２で、密告回数蓄積メモリ７１〜７９が、所定
のしきい値の５を越えたものを障害と判定するので、プ
ロセッサ２１を障害と判定し、それ以外のプロセッサ２
２〜２９を正常と判定する。
【００１２】
【発明の効果】以上説明したように本発明は、障害の判
定機能をもつマスタプロセッサに異常プロセッサと密告
された回数をプロセッサ個々に累計し、累計した密告回
数が所定のしきい値を越えたとき当該プロセッサを障害
と判定することにより、ただ１回の誤った障害密告によ
り、正常プロセッサを障害と判定することを防止できる
効果がある。
定機能をもつマスタプロセッサに異常プロセッサと密告
された回数をプロセッサ個々に累計し、累計した密告回
数が所定のしきい値を越えたとき当該プロセッサを障害
と判定することにより、ただ１回の誤った障害密告によ
り、正常プロセッサを障害と判定することを防止できる
効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】障害プロセッサの判定方式の従来例を示すブロ
ック図である。
ック図である。
１０ バス
２１〜２ｎ プロセッサ
３０ マスタプロセッサ
４０ 受信部
５０ 送信部
６０ 中央処理装置
６１ 累計処理部
６２ 密告頻度チェック処理部
７０ 記憶装置
Claims (1)
- 【請求項１】 複数のプロセッサをバスを介し接続し
てプロセッサ相互間通信を行っているマルチプロセッサ
システムで、プロセッサ相互間通信中、相手プロセッサ
の異常を検出し、検出した相手プロセッサの異常を障害
の判定機能をもつマスタプロセッサに密告し、当該プロ
セッサの障害を判定する障害プロセッサの判定方式にお
いて、前記マスタプロセッサは、密告された回数を前記
複数のプロセッサ個々に累計する手段と、この累計され
た密告回数が所定のしきい値を越えたとき当該プロセッ
サを障害と判定する手段を有することを特徴とする障害
プロセッサの判定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3697091A JPH04275663A (ja) | 1991-03-04 | 1991-03-04 | 障害プロセッサの判定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3697091A JPH04275663A (ja) | 1991-03-04 | 1991-03-04 | 障害プロセッサの判定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04275663A true JPH04275663A (ja) | 1992-10-01 |
Family
ID=12484601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3697091A Pending JPH04275663A (ja) | 1991-03-04 | 1991-03-04 | 障害プロセッサの判定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04275663A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006134691A1 (ja) * | 2005-06-17 | 2006-12-21 | Nec Corporation | 情報処理装置、復旧装置、プログラム及び復旧方法 |
-
1991
- 1991-03-04 JP JP3697091A patent/JPH04275663A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006134691A1 (ja) * | 2005-06-17 | 2006-12-21 | Nec Corporation | 情報処理装置、復旧装置、プログラム及び復旧方法 |
| JPWO2006134691A1 (ja) * | 2005-06-17 | 2009-01-08 | 日本電気株式会社 | 情報処理装置、復旧装置、プログラム及び復旧方法 |
| JP4556144B2 (ja) * | 2005-06-17 | 2010-10-06 | 日本電気株式会社 | 情報処理装置、復旧装置、プログラム及び復旧方法 |
| US8365021B2 (en) | 2005-06-17 | 2013-01-29 | Nec Corporation | Information processing device comprising a plurality of domains having a plurality of processors, recovery device, program and recovery method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729124A (en) | Diagnostic system | |
| JPH01293450A (ja) | 障害装置特定システム | |
| US4737957A (en) | Method of processing abnormal situation in digital transmission system | |
| US6357033B1 (en) | Communication processing control apparatus and information processing system having the same | |
| KR100250888B1 (ko) | 분산 제어 시스템의 네트워크 점검 장치 | |
| JP2931028B2 (ja) | 多重伝送方式 | |
| JPH057208A (ja) | マルチプロセツサシステム | |
| US8111625B2 (en) | Method for detecting a message interface fault in a communication device | |
| JPH05120048A (ja) | 障害識別方式 | |
| JP2842718B2 (ja) | プロセッサバス障害識別装置および方法 | |
| KR920009097B1 (ko) | 공통선 신호장치의 신호단말 그룹 유지보수장치 | |
| KR100489997B1 (ko) | 멀티 프로세서 시스템 관리방법 | |
| JPH0898278A (ja) | デジタル制御システム | |
| JPH07334433A (ja) | バス制御装置 | |
| JPH0735470Y2 (ja) | ループ式データ伝送装置 | |
| JPS6252905B2 (ja) | ||
| JPH07202826A (ja) | 故障箇所特定方法 | |
| JP2606134B2 (ja) | 故障検出方式 | |
| JPS6314542B2 (ja) | ||
| JPS62188447A (ja) | 通信障害検出通知方式 | |
| JPH02281368A (ja) | 制御装置の故障検出機構 | |
| JP2001325117A (ja) | 待機２重系情報処理装置およびその系状態確定方法 | |
| JPH05250195A (ja) | 情報処理システムのヘルスチェック制御方式 | |
| JPS60144842A (ja) | 他系中央処理装置の異常判定方式 | |
| JPS62175836A (ja) | デ−タ処理システムのヘルスチエツク方式 |