JPH04284554A - 計算機システム - Google Patents
計算機システムInfo
- Publication number
- JPH04284554A JPH04284554A JP3073799A JP7379991A JPH04284554A JP H04284554 A JPH04284554 A JP H04284554A JP 3073799 A JP3073799 A JP 3073799A JP 7379991 A JP7379991 A JP 7379991A JP H04284554 A JPH04284554 A JP H04284554A
- Authority
- JP
- Japan
- Prior art keywords
- common memory
- memory interface
- data
- switch
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、他システムからコモ
ンメモリインターフェースを介して送られて来るデータ
をコモンメモリ装置に書き込むことができるようにした
計算機システムに関するものである。
ンメモリインターフェースを介して送られて来るデータ
をコモンメモリ装置に書き込むことができるようにした
計算機システムに関するものである。
【０００２】
【従来の技術】図３は例えば三菱電機ＭＥＬＣＯＭ３５
０−６０シリーズＢＡ２３６／ＢＡ２３８コモンメモリ
説明書（昭和６１年１月２０日発行）に記載された従来
のコモンメモリインターフェースを用いた計算機システ
ムを示すブロック図であり、図１において、１は自シス
テム、２は自システムと通信を行う他システムである。
０−６０シリーズＢＡ２３６／ＢＡ２３８コモンメモリ
説明書（昭和６１年１月２０日発行）に記載された従来
のコモンメモリインターフェースを用いた計算機システ
ムを示すブロック図であり、図１において、１は自シス
テム、２は自システムと通信を行う他システムである。
【０００３】自システム１において、３は中央処理装置
としての基本処理装置、４は処理演算に用いられる生記
憶装置、５は自システム１及び他システム２のデータを
格納するコモンメモリ装置、６は他システム２との通信
を行うコモンメモリインターフェース、７は上記各部を
接続するメモリバスである。
としての基本処理装置、４は処理演算に用いられる生記
憶装置、５は自システム１及び他システム２のデータを
格納するコモンメモリ装置、６は他システム２との通信
を行うコモンメモリインターフェース、７は上記各部を
接続するメモリバスである。
【０００４】他システム２において、８，９，１０，１
１，１２は自システム１の３，４，５，６，７と対応す
る。１３は自システム１及び他システム２のコモンメモ
リインターフェース６，１１間を接続するコモンメモリ
インターフェースバスである。
１，１２は自システム１の３，４，５，６，７と対応す
る。１３は自システム１及び他システム２のコモンメモ
リインターフェース６，１１間を接続するコモンメモリ
インターフェースバスである。
【０００５】図４はコモンメモリインターフェース６，
１１の状態を切替えるスイッチを示し、■メモリバス・
コモンメモリインターフェースバス可、■コモンメモリ
インターフェースバス可、■コモンメモリインターフェ
ースバス不可の３つの状態を切替えるトグルスイッチに
構成されている。
１１の状態を切替えるスイッチを示し、■メモリバス・
コモンメモリインターフェースバス可、■コモンメモリ
インターフェースバス可、■コモンメモリインターフェ
ースバス不可の３つの状態を切替えるトグルスイッチに
構成されている。
【０００６】次に動作について説明する。
【０００７】自システム１において、基本処理装置３か
らはメモリバス７を介して生記憶装置４およびコモンメ
モリ装置５にデータの読み書きができる。また、基本処
理装置３からコモンメモリ装置５にデータを書き込む場
合には、コモンメモリインターフェース６、コモンメモ
リインターフェースバス１３、コモンメモリインターフ
ェース１１およびメモリバス１２を介して同じデータを
他システム２のコモンメモリ装置１０にも書き込むこと
ができる。また他システム２の基本処理装置８からデー
タの読み書きをする場合も同様である。
らはメモリバス７を介して生記憶装置４およびコモンメ
モリ装置５にデータの読み書きができる。また、基本処
理装置３からコモンメモリ装置５にデータを書き込む場
合には、コモンメモリインターフェース６、コモンメモ
リインターフェースバス１３、コモンメモリインターフ
ェース１１およびメモリバス１２を介して同じデータを
他システム２のコモンメモリ装置１０にも書き込むこと
ができる。また他システム２の基本処理装置８からデー
タの読み書きをする場合も同様である。
【０００８】以上のように、コモンメモリ装置５，１０
に同じデータが書き込まれるため、基本処理装置３，８
はデータの共有ができる。
に同じデータが書き込まれるため、基本処理装置３，８
はデータの共有ができる。
【０００９】また、他システム２から自システム１のコ
モンメモリ装置５にデータを書き込みたくない場合には
スイッチ１４をコモンメモリインターフェースバス不可
の状態とする。
モンメモリ装置５にデータを書き込みたくない場合には
スイッチ１４をコモンメモリインターフェースバス不可
の状態とする。
【００１０】
【発明が解決しようとする課題】従来のコモンメモリイ
ンターフェースを用いた計算機システムは以上のように
構成されているので、基本処理装置３が自分のコモンメ
モリ装置５だけにデータを書き込みたい時には、コモン
メモリインターフェース６のスイッチ１４を人が操作す
ることにより、電気的に切ることが必要であり、この操
作を忘れた場合は他のシステム２のコモンメモリ装置１
０に書き込みたくないデータを書き込んでしまうなどの
問題があった。
ンターフェースを用いた計算機システムは以上のように
構成されているので、基本処理装置３が自分のコモンメ
モリ装置５だけにデータを書き込みたい時には、コモン
メモリインターフェース６のスイッチ１４を人が操作す
ることにより、電気的に切ることが必要であり、この操
作を忘れた場合は他のシステム２のコモンメモリ装置１
０に書き込みたくないデータを書き込んでしまうなどの
問題があった。
【００１１】この発明は上記のような課題を解消するた
めになされたもので基本処理からのコモンメモリ装置へ
の書き込みをスイッチを操作することなく禁止すること
ができる計算機システムを得ることを目的としている。
めになされたもので基本処理からのコモンメモリ装置へ
の書き込みをスイッチを操作することなく禁止すること
ができる計算機システムを得ることを目的としている。
【００１２】
【課題を解決するための手段】この発明に係る計算機シ
ステムは、他システムから自システムのコモンメモリ装
置へのデータの書き込み可否の切り替えを、自システム
の基本処理装置のソフトウェアにより行えるようにした
ものである。
ステムは、他システムから自システムのコモンメモリ装
置へのデータの書き込み可否の切り替えを、自システム
の基本処理装置のソフトウェアにより行えるようにした
ものである。
【００１３】
【作用】この発明における計算機システムは、自システ
ムの基本処理装置の命令により他システムの基本処理装
置から自システムのコモンメモリ装置へのデータの書き
込みが禁止される。
ムの基本処理装置の命令により他システムの基本処理装
置から自システムのコモンメモリ装置へのデータの書き
込みが禁止される。
【００１４】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１においては図３と対応する部分に
は同一符号を付して説明を省略する。
ついて説明する。図１においては図３と対応する部分に
は同一符号を付して説明を省略する。
【００１５】図１において、１５，１６はコモンメモリ
インターフェース６，１１内のコモンメモリ書き込み可
否切替え用のスイッチである。
インターフェース６，１１内のコモンメモリ書き込み可
否切替え用のスイッチである。
【００１６】図２において、１７は押す毎にコモンメモ
リインターフェースバス１３の接続を切替える押し釦ス
イッチ、上記スイッチ１２，１３は押し釦スイッチ１７
又は基本処理装置３，８からのソフトウェア命令により
コモンメモリインターフェースバス１３の接続を前記■
，■，■の状態に切替えるスイッチである。
リインターフェースバス１３の接続を切替える押し釦ス
イッチ、上記スイッチ１２，１３は押し釦スイッチ１７
又は基本処理装置３，８からのソフトウェア命令により
コモンメモリインターフェースバス１３の接続を前記■
，■，■の状態に切替えるスイッチである。
【００１７】基本処理装置３，８は、それぞれ相手シス
テムによって自分のコモンメモリ装置５，１０のデータ
が書き替えられることを禁止したいときに、自分のスイ
ッチ１５，１６を■のコモンメモリインターフェースバ
ス不可の状態に切替えるソフトウェアを有している。
テムによって自分のコモンメモリ装置５，１０のデータ
が書き替えられることを禁止したいときに、自分のスイ
ッチ１５，１６を■のコモンメモリインターフェースバ
ス不可の状態に切替えるソフトウェアを有している。
【００１８】次に動作について説明する。
【００１９】基本処理装置３からコモンメモリ装置５に
データを書きこむとき、同時にコモンメモリインターフ
ェース６，コモンメモリインターフェースバス１３，コ
モンメモリインターフェース１１を介してコモンメモリ
装置１０にも同じデータを書き込むことができる。この
時、基本処理装置８からソフトウェア上の命令でコモン
メモリインターフェース１１のコモンメモリ書き込み可
否切替え用のスイッチ１６が切られていれば、基本処理
装置３からコモンメモリ装置１０への書き込みは禁止さ
れる。基本処理装置８からコモンメモリ装置５への書き
込みも同様に、コモンメモリインターフェース６のコモ
ンメモリ書き込み可否切替え用のスイッチ１５を切るこ
とにより禁止される。
データを書きこむとき、同時にコモンメモリインターフ
ェース６，コモンメモリインターフェースバス１３，コ
モンメモリインターフェース１１を介してコモンメモリ
装置１０にも同じデータを書き込むことができる。この
時、基本処理装置８からソフトウェア上の命令でコモン
メモリインターフェース１１のコモンメモリ書き込み可
否切替え用のスイッチ１６が切られていれば、基本処理
装置３からコモンメモリ装置１０への書き込みは禁止さ
れる。基本処理装置８からコモンメモリ装置５への書き
込みも同様に、コモンメモリインターフェース６のコモ
ンメモリ書き込み可否切替え用のスイッチ１５を切るこ
とにより禁止される。
【００２０】なおスイッチ１５，１６の上記切り状態は
図２におけるスイッチ１５，１６を自分の基本処理装置
３，８からのソフトウェア命令により、■のコモンメモ
リインターフェースバス不可状態にすることに相当する
。
図２におけるスイッチ１５，１６を自分の基本処理装置
３，８からのソフトウェア命令により、■のコモンメモ
リインターフェースバス不可状態にすることに相当する
。
【００２１】なお上記実施例ではコモンメモリインター
フェース６のスイッチ１５により、他システム２の基本
処理装置８からの書き込みを禁止したが、他システム２
のコモンメモリインターフェース１１のスイッチ１６に
より基本処理装置８から自システム１のコモンメモリ装
置５への書き込みを禁止してもよい。
フェース６のスイッチ１５により、他システム２の基本
処理装置８からの書き込みを禁止したが、他システム２
のコモンメモリインターフェース１１のスイッチ１６に
より基本処理装置８から自システム１のコモンメモリ装
置５への書き込みを禁止してもよい。
【００２２】
【発明の効果】以上のようにこの発明によれば、基本処
理装置のソフトウェア上の命令により、コモンメモリイ
ンターフェース内のスイッチを切替え、他システムから
自システムのコモンメモリへの書き込みを禁止できるよ
うに構成したので、他システムからコモンメモリ装置の
データを書き替えられては困る場合、上記スイッチを切
るようにソフトウェアを作ることにより、自動的に書き
込みが禁止されるため、従来の人の操作により書き込み
を禁止する場合に生じる書き込み禁止忘れや、操作の手
間が省ける効果がある。
理装置のソフトウェア上の命令により、コモンメモリイ
ンターフェース内のスイッチを切替え、他システムから
自システムのコモンメモリへの書き込みを禁止できるよ
うに構成したので、他システムからコモンメモリ装置の
データを書き替えられては困る場合、上記スイッチを切
るようにソフトウェアを作ることにより、自動的に書き
込みが禁止されるため、従来の人の操作により書き込み
を禁止する場合に生じる書き込み禁止忘れや、操作の手
間が省ける効果がある。
【図１】この発明の一実施例による計算機システムのブ
ロック図である。
ロック図である。
【図２】同システムに用いられるスイッチの構成図であ
る。
る。
【図３】従来の計算機システムのブロック図である。
【図４】同システムに用いられるスイッチの構成図であ
る。
る。
１ 自システム
２ 他システム
３ 基本処理装置
５ コモンメモリ装置
６ コモンメモリインターフェース１３ コモ
ンメモリインターフェースバス１５ コモンメモリ書
き込み可否切替え用のスイッチなお、図中、同一符号は
同一、又は相当部分を示す。
ンメモリインターフェースバス１５ コモンメモリ書
き込み可否切替え用のスイッチなお、図中、同一符号は
同一、又は相当部分を示す。
Claims (1)
- 【請求項１】 他システムとコモンメモリインターフ
ェースバスを通じてデータの通信を行うコモンメモリイ
ンターフェースと、上記コモンメモリインターフェース
の通信状態を切替えるスイッチと、上記他システムから
受信したデータの書き込みを行うコモンメモリ装置と、
上記他システムから受信したデータの上記コモンメモリ
装置への書き込みを必要に応じて禁止するように上記ス
イッチの状態を切替えるソフトウェアを有する基本処理
装置とを備えた計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073799A JPH04284554A (ja) | 1991-03-14 | 1991-03-14 | 計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3073799A JPH04284554A (ja) | 1991-03-14 | 1991-03-14 | 計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04284554A true JPH04284554A (ja) | 1992-10-09 |
Family
ID=13528586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3073799A Pending JPH04284554A (ja) | 1991-03-14 | 1991-03-14 | 計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04284554A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009140609A (ja) * | 2007-12-04 | 2009-06-25 | Korea Electronics Telecommun | 偽変造防止のためのデジタル録音装置 |
-
1991
- 1991-03-14 JP JP3073799A patent/JPH04284554A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009140609A (ja) * | 2007-12-04 | 2009-06-25 | Korea Electronics Telecommun | 偽変造防止のためのデジタル録音装置 |
| US8095988B2 (en) | 2007-12-04 | 2012-01-10 | Electronics And Telecommunications Research Institute | Forgery-proof digital sound recording device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0113573B2 (ja) | ||
| US5125081A (en) | Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage | |
| JPS6362010B2 (ja) | ||
| JPS6142306B2 (ja) | ||
| US4627035A (en) | Switching circuit for memory devices | |
| JPH0554480B2 (ja) | ||
| JPH0554009A (ja) | プログラムロード方式 | |
| JPH03278138A (ja) | ２重化制御方式 | |
| JPH05165731A (ja) | 二重化記憶装置 | |
| JPH0644209B2 (ja) | バス変換装置 | |
| JPS62216063A (ja) | 共通バスライン切替方法 | |
| JPH0261749A (ja) | データ転送装置 | |
| JPH04105110A (ja) | 電源制御装置 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPS6222516B2 (ja) | ||
| JPH0460821A (ja) | 記憶保持装置 | |
| JPH04340119A (ja) | 情報処理装置 | |
| JPS60254479A (ja) | バブルメモリ制御装置 | |
| JPS62262169A (ja) | デ−タ転送方式 | |
| JPH02230440A (ja) | プログラムメモリ制御回路 | |
| JPH02121049A (ja) | 入出力装置 | |
| JPS607803B2 (ja) | プログラム作成装置 | |
| JPS6210751A (ja) | マイクロコンピユ−タ回路 | |
| JP2000250759A (ja) | フラッシュメモリのブートブロック書き込み方法 | |
| JPH01191202A (ja) | シーケンスコントローラ |