JPS62216063A - 共通バスライン切替方法 - Google Patents
共通バスライン切替方法Info
- Publication number
- JPS62216063A JPS62216063A JP61058310A JP5831086A JPS62216063A JP S62216063 A JPS62216063 A JP S62216063A JP 61058310 A JP61058310 A JP 61058310A JP 5831086 A JP5831086 A JP 5831086A JP S62216063 A JPS62216063 A JP S62216063A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- common bus
- signal
- bus
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 4
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000001467 acupuncture Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本郷明は、二重化装置の共通バスラインを切替える共通
バスライン切替方法に関するものである。
バスライン切替方法に関するものである。
従来、現用系と待機系の二つの系を持ち、現用系プロセ
ッサの共通バスラインと待機系プロセッサの共通バスラ
インの両方にＩＯ制御装置と共通メモリを接続し、この
ＩＯ制御装置と共通メモリが常に現用系に従属して動作
する二重化装置では、現用系プロセッサの障害発生時は
動作するプロセッサが待機系のプロセッサに切替わり、
共通バスラインもプロセッサに従属して同時に待機系に
切替わるようになっていた。
ッサの共通バスラインと待機系プロセッサの共通バスラ
インの両方にＩＯ制御装置と共通メモリを接続し、この
ＩＯ制御装置と共通メモリが常に現用系に従属して動作
する二重化装置では、現用系プロセッサの障害発生時は
動作するプロセッサが待機系のプロセッサに切替わり、
共通バスラインもプロセッサに従属して同時に待機系に
切替わるようになっていた。
従来の方式では、ＩＣ制御装置が共通メモリをアクセス
している時に共通バスラインの切り替えを行なうと、メ
モリに対して誤ったデータを書いたり、メモリから誤っ
たデータを読んでＩＯ機器へ出力する場合があった。
している時に共通バスラインの切り替えを行なうと、メ
モリに対して誤ったデータを書いたり、メモリから誤っ
たデータを読んでＩＯ機器へ出力する場合があった。
このような欠点を解決するためにこの発明は、切替を指
示する信号が発生したときはバスアクセス許可信号の発
生を禁止するようにしたものである。
示する信号が発生したときはバスアクセス許可信号の発
生を禁止するようにしたものである。
ＩＯ制御装置が共通バスラインをアクセスしない状態で
共通バスラインの切替が行なわれる。
共通バスラインの切替が行なわれる。
次に本発明について色面を参照して説明する。
図は本発明の一実施例である。１は現用系プロセッサ、
２は待機系プロセッサであり、現用系プロセッサ１の共
通バスライン９と、待機系プロセッサ２の共通バスライ
ン１０に、共通メモリ４と、ｌ０７９１ｊ御装薗５〜７
が接続されている。ＩＯ制御装置５〜Ｔは共通バスライ
ンを使用して共通メモリ４ヘアクセスする際、信号線１
１〜１３にバス使用要求の信号を出力する。並列優先形
のバスアクセス制御回路１９は信号線１１〜１３の信号
の内、最とも優先度の高いものに対してのみ、共通バス
ライン使用許可信号線１４〜１６のうちの１つを使用し
て使用許可信号を出力する。使用許可を得たＩ Ｏｆｆ
１ｌｉ御装置は、現用系の共通バスラインにメモリアド
レス、データ、リード又はライトコマンドを出力して、
共通メモリ４に対するリード又はライトの動作を実行す
る。ＩＯ制御装置は共通バスラインを使用し終ると、バ
ス使用要求の信号出力を止めるので、バス切替回路８は
バス切替信号１８により、現用系の共通バスラインと待
機系の共通バスラインの切替を行なう。このように二重
化された装置において、現用系プロセッサ１に障害が発
生すると、切替指示回路３より、自動または手動によっ
て切替指示信号が信号線１７を介してバスアクセス制御
回路１９へ入力される。この回路は現在、共通バスライ
ンの使用が許可されているＩＯ制御装置の使用許可信号
以外をすべて禁止し、使用許可している信号もバス使用
要求がなくなった時点で禁止する。このようにして、す
べての■０制御装置のバスアクセス許可信号した上で、
バス切替回路８に対してバス切替信号１８を出力し、共
通バスラインの切替を行なう。
２は待機系プロセッサであり、現用系プロセッサ１の共
通バスライン９と、待機系プロセッサ２の共通バスライ
ン１０に、共通メモリ４と、ｌ０７９１ｊ御装薗５〜７
が接続されている。ＩＯ制御装置５〜Ｔは共通バスライ
ンを使用して共通メモリ４ヘアクセスする際、信号線１
１〜１３にバス使用要求の信号を出力する。並列優先形
のバスアクセス制御回路１９は信号線１１〜１３の信号
の内、最とも優先度の高いものに対してのみ、共通バス
ライン使用許可信号線１４〜１６のうちの１つを使用し
て使用許可信号を出力する。使用許可を得たＩ Ｏｆｆ
１ｌｉ御装置は、現用系の共通バスラインにメモリアド
レス、データ、リード又はライトコマンドを出力して、
共通メモリ４に対するリード又はライトの動作を実行す
る。ＩＯ制御装置は共通バスラインを使用し終ると、バ
ス使用要求の信号出力を止めるので、バス切替回路８は
バス切替信号１８により、現用系の共通バスラインと待
機系の共通バスラインの切替を行なう。このように二重
化された装置において、現用系プロセッサ１に障害が発
生すると、切替指示回路３より、自動または手動によっ
て切替指示信号が信号線１７を介してバスアクセス制御
回路１９へ入力される。この回路は現在、共通バスライ
ンの使用が許可されているＩＯ制御装置の使用許可信号
以外をすべて禁止し、使用許可している信号もバス使用
要求がなくなった時点で禁止する。このようにして、す
べての■０制御装置のバスアクセス許可信号した上で、
バス切替回路８に対してバス切替信号１８を出力し、共
通バスラインの切替を行なう。
以上説明したようにこの発明は、切替を指示する信号が
発生したときは、バスアクセス許可信号の発生を禁止し
たうえで共通バスラインの切換を行なっているので、共
通メモリに対する誤った書き込みや、共通メモリから誤
ったデータを読み出す事なく、共通バスラインの切替を
行なう事ができるという効果がおる。
発生したときは、バスアクセス許可信号の発生を禁止し
たうえで共通バスラインの切換を行なっているので、共
通メモリに対する誤った書き込みや、共通メモリから誤
ったデータを読み出す事なく、共通バスラインの切替を
行なう事ができるという効果がおる。
図は本発明の実施例を示すブロック図である。
１・・・・現用系プロセッサ、２・嗜・拳待磯系プロセ
ッサ、３・・＠−切替指示回路、４拳・・・共通メモリ
、５，６，７−・・・ＩＯ制？ｉＫｌ鍼装、８・・・・
切替制御回路、９・・・・現用系共通バスライン、１０
・・・・待機系共通バスライン、１１〜１６・・−命共
通バスライン使用要求信号線、１７・・φ拳切替指示信
号線、１９ ＠＠ｌｌ ・バスアクセス制御回路。
ッサ、３・・＠−切替指示回路、４拳・・・共通メモリ
、５，６，７−・・・ＩＯ制？ｉＫｌ鍼装、８・・・・
切替制御回路、９・・・・現用系共通バスライン、１０
・・・・待機系共通バスライン、１１〜１６・・−命共
通バスライン使用要求信号線、１７・・φ拳切替指示信
号線、１９ ＠＠ｌｌ ・バスアクセス制御回路。
Claims (1)
- バスアクセス許可信号によつてバスアクセスが行なわれ
る現用系と待機系の二つの系を持ち、現用系プロセッサ
の共通バスラインと待機系プロセッサの共通バスライン
の両方にＩＯ制御装置と共通メモリを接続し、これらの
共通バスラインを必要に応じて切替える共通バスライン
切替方法において、現用系と待機系の切替を指示する信
号が発生したときはＩＯ制御装置に対するバスアクセス
許可信号の発生を禁止し、ＩＯ制御装置が共通バスライ
ンをアクセスしない状態で共通バスラインの切替を行な
う事を特徴とする共通バスライン切替方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61058310A JPS62216063A (ja) | 1986-03-18 | 1986-03-18 | 共通バスライン切替方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61058310A JPS62216063A (ja) | 1986-03-18 | 1986-03-18 | 共通バスライン切替方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62216063A true JPS62216063A (ja) | 1987-09-22 |
Family
ID=13080667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61058310A Pending JPS62216063A (ja) | 1986-03-18 | 1986-03-18 | 共通バスライン切替方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62216063A (ja) |
-
1986
- 1986-03-18 JP JP61058310A patent/JPS62216063A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61156338A (ja) | マルチプロセツサシステム | |
| JPS62216063A (ja) | 共通バスライン切替方法 | |
| JPH0122653B2 (ja) | ||
| JPH0751609Y2 (ja) | プログラマブルコントローラの故障情報記憶回路 | |
| JPH05307491A (ja) | 多重化処理装置の切替方法および装置 | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JPS593775B2 (ja) | バス要求処理装置 | |
| JPH0644209B2 (ja) | バス変換装置 | |
| JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 | |
| JPS62137654A (ja) | 二重化バスの制御方式 | |
| JPS605029B2 (ja) | 多重計算機システムにおける運転管理装置 | |
| JPH03233744A (ja) | 予備系ルート試験方式 | |
| JPS63165951A (ja) | 共通メモリ保護方式 | |
| JPS6130309B2 (ja) | ||
| JPH029402Y2 (ja) | ||
| JPS6146548A (ja) | 系変更制御方式 | |
| JPS6285358A (ja) | メモリコピ−方式 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH04320539A (ja) | 演算装置 | |
| JPS62160540A (ja) | 二重化情報処理装置 | |
| JPH03278138A (ja) | ２重化制御方式 | |
| JPS61175846A (ja) | メモリアクセス制御方式 | |
| JPH03136151A (ja) | メモリ二重書き込み方式 | |
| JPS5990150A (ja) | 入出力装置の二重化方法 | |
| JPH03100846A (ja) | メモリライトプロテクト回路 |