JPH04287970A - マスタスライス半導体集積回路 - Google Patents
マスタスライス半導体集積回路Info
- Publication number
- JPH04287970A JPH04287970A JP3988791A JP3988791A JPH04287970A JP H04287970 A JPH04287970 A JP H04287970A JP 3988791 A JP3988791 A JP 3988791A JP 3988791 A JP3988791 A JP 3988791A JP H04287970 A JPH04287970 A JP H04287970A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- slice
- input
- type
- masks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は一種類のウエハを多品
種で共用するマスタスライスＬＳＩにおいて、品種毎に
専用の一配線工程のスライスマスクと複品種で共用の残
りの工程のスライスマスクに関するものである。
種で共用するマスタスライスＬＳＩにおいて、品種毎に
専用の一配線工程のスライスマスクと複品種で共用の残
りの工程のスライスマスクに関するものである。
【０００２】
【従来の技術】従来、マスタスライスＬＳＩはマスタウ
エハに一品種毎に内部回路及び入出力バッファをスライ
ス工程で形成していた。図３は従来のマスタスライスＬ
ＳＩの配線の一部を示す平面図である。図において、１
はスノーホール、２は入出力バッファの信号配線、３は
入出力回路上を通るＧＮＤ配線、４は信号配線である。
エハに一品種毎に内部回路及び入出力バッファをスライ
ス工程で形成していた。図３は従来のマスタスライスＬ
ＳＩの配線の一部を示す平面図である。図において、１
はスノーホール、２は入出力バッファの信号配線、３は
入出力回路上を通るＧＮＤ配線、４は信号配線である。
【０００３】次に動作について説明する。図３に示すご
とく、入出力バッファの信号配線２と内部回路の信号配
線４を直接つないでいた。
とく、入出力バッファの信号配線２と内部回路の信号配
線４を直接つないでいた。
【０００４】
【発明が解決しようとする課題】従来のマスタスライス
ＬＳＩは以上のように構成されているので、一種類のウ
エハ上には一品種の回路を構成していた。近年、ユーザ
ーの要求が小規模内部回路、多入出力数化するのに伴い
、内部回路領域の未使用領域が大きくなるという問題点
があった。
ＬＳＩは以上のように構成されているので、一種類のウ
エハ上には一品種の回路を構成していた。近年、ユーザ
ーの要求が小規模内部回路、多入出力数化するのに伴い
、内部回路領域の未使用領域が大きくなるという問題点
があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたものであり、内部回路領域の未使用領域
に、もう一品種、あるいは複数品種の内部回路を形成し
、未使用領域を減少させたマスタスライスＬＳＩの多品
種共用スライスマスクを得ることを目的とする。
ためになされたものであり、内部回路領域の未使用領域
に、もう一品種、あるいは複数品種の内部回路を形成し
、未使用領域を減少させたマスタスライスＬＳＩの多品
種共用スライスマスクを得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るマスタス
ライスＬＳＩは内部回路領域に複数品種の内部回路を形
成し、このうちいずれか一品種の内部回路を選択し入出
力バッファと接続することにより回路を構成する。
ライスＬＳＩは内部回路領域に複数品種の内部回路を形
成し、このうちいずれか一品種の内部回路を選択し入出
力バッファと接続することにより回路を構成する。
【０００７】内部回路の選択および出力回路との接続は
一層分の配線工程で行い、この工程のスライスマスクは
品種ごとに専用とし残りの工程のスライスマスクは全品
種で共用とする。
一層分の配線工程で行い、この工程のスライスマスクは
品種ごとに専用とし残りの工程のスライスマスクは全品
種で共用とする。
【０００８】
【作用】この発明においては、マスタスライスＬＳＩの
内部回路領域の未使用領域に更に一品種あるいは、複数
品種の内部回路を形成するので、内部回路領域の未使用
領域が減少する。
内部回路領域の未使用領域に更に一品種あるいは、複数
品種の内部回路を形成するので、内部回路領域の未使用
領域が減少する。
【０００９】内部回路の選択と内部回路と入出力バッフ
ァの接続は一層分の配線工程で行うので、この工程のス
ライスマスクのみ品種毎に専用とし、残りの工程のスラ
イスマスクは全品種で共用できるので、全品種トータル
でのスライスマスクの数が減少する。
ァの接続は一層分の配線工程で行うので、この工程のス
ライスマスクのみ品種毎に専用とし、残りの工程のスラ
イスマスクは全品種で共用できるので、全品種トータル
でのスライスマスクの数が減少する。
【００１０】
【実施例】実施例１．以下この発明の一実施例を図につ
いて説明する。図１において、１〜３は図３従来例に示
した１〜３と同様であるので説明を省略する。４ａ、４
ｂは内部回路の信号配線、５は電源配線、６は内部回路
選択用の金属配線である。図１は二層配線構造のマスタ
スライスＬＳＩを用いて入出力バッファが一致している
二品種の回路について実施した場合を示している。
いて説明する。図１において、１〜３は図３従来例に示
した１〜３と同様であるので説明を省略する。４ａ、４
ｂは内部回路の信号配線、５は電源配線、６は内部回路
選択用の金属配線である。図１は二層配線構造のマスタ
スライスＬＳＩを用いて入出力バッファが一致している
二品種の回路について実施した場合を示している。
【００１１】内部回路領域側の入出力バッファの信号配
線２の近傍に内部回路の信号配線４ａ、４ｂを配置して
おく。また、内部回路の信号配線４ａ、４ｂの近傍に入
出力バッファ上を通るＧＮＤ配線３と逆電位の電源配線
５をＧＮＤ配線３と同層の配線層により配置しておく。
線２の近傍に内部回路の信号配線４ａ、４ｂを配置して
おく。また、内部回路の信号配線４ａ、４ｂの近傍に入
出力バッファ上を通るＧＮＤ配線３と逆電位の電源配線
５をＧＮＤ配線３と同層の配線層により配置しておく。
【００１２】図１において空ぬきの配線は第一金属配線
層、斜線及び交差線の配線は第二金属配線層で構成して
いる。
層、斜線及び交差線の配線は第二金属配線層で構成して
いる。
【００１３】上記のように構成されたマスタスライスＬ
ＳＩにおいて、使用する内部回路の信号配線４ａの入出
力バッファの信号配線２とを金属配線６によって接続す
ることにより回路を構成する。未使用内部回路の信号配
線４ｂのうち入力は図１のように電源配線５あるいは、
ＧＮＤ配線３に、未使内部回路での消費電力が最小にな
るよう入力信号が固定されるように、金属配線６で接続
する。
ＳＩにおいて、使用する内部回路の信号配線４ａの入出
力バッファの信号配線２とを金属配線６によって接続す
ることにより回路を構成する。未使用内部回路の信号配
線４ｂのうち入力は図１のように電源配線５あるいは、
ＧＮＤ配線３に、未使内部回路での消費電力が最小にな
るよう入力信号が固定されるように、金属配線６で接続
する。
【００１４】上記のように使用内部回路と入出力バッフ
ァを接続し、未使用内部回路の入力と電源配線５あるい
はＧＮＤ配線３を接続する金属配線６は第二金属配線で
構成されているので、第二金属配線層を各品種ごとに形
成すれば、各品種に対応した回路を形成できる。
ァを接続し、未使用内部回路の入力と電源配線５あるい
はＧＮＤ配線３を接続する金属配線６は第二金属配線で
構成されているので、第二金属配線層を各品種ごとに形
成すれば、各品種に対応した回路を形成できる。
【００１５】従って、第二金属配線層のスライスマスク
のみ各品種毎に専用とし、残りの工程のスライスマスク
は共用となる。
のみ各品種毎に専用とし、残りの工程のスライスマスク
は共用となる。
【００１６】実施例２．なお、上記実施例では入出力バ
ッファが一致している場合を示したが、ある入出力バッ
ファを使用する品種と、その品種の入出力バッファの一
部を入出力バッファとする他の品種においても実施でき
る。
ッファが一致している場合を示したが、ある入出力バッ
ファを使用する品種と、その品種の入出力バッファの一
部を入出力バッファとする他の品種においても実施でき
る。
【００１７】この実施例において、入出力バッファの多
い方の品種を構成する場合は実施例１．と同様である。
い方の品種を構成する場合は実施例１．と同様である。
【００１８】図２はマスタスライスＬＳＩの配線におい
て、入出力バッファの少ない方の品種を構成する場合の
未使用入出力バッファの周辺を示す平面図である。なお
、図中、空ぬき、斜線、交差線の配線は図１と同様の配
線層で形成されている。図２において、１、３、５は図
１に示した１、３、５と同様である。７は入出力バッフ
ァの入力端子固定配線である金属配線、８は入力バッフ
ァ、９は出力バッファ、１０はボンディングパッド、１
１は電源配線である。
て、入出力バッファの少ない方の品種を構成する場合の
未使用入出力バッファの周辺を示す平面図である。なお
、図中、空ぬき、斜線、交差線の配線は図１と同様の配
線層で形成されている。図２において、１、３、５は図
１に示した１、３、５と同様である。７は入出力バッフ
ァの入力端子固定配線である金属配線、８は入力バッフ
ァ、９は出力バッファ、１０はボンディングパッド、１
１は電源配線である。
【００１９】未使用の入力バッファ８の入力はボンディ
ングパッド１０を介して金属配線７により入力バッファ
８、出力バッファ９上を通る電源配線１１に、未使用出
力バッファ９の入力は金属配線７で電源配線５に接続さ
れており、未使用の入力バッファ８、未使用の出力バッ
ファ９での消費電力を減らしている。図１に示した内部
回路の信号配線４ａ、４ｂと入出力バッファの信号配線
２、及び電源配線１１、あるいはＧＮＤ配線３との接続
部分は実施例２．においても同様である。
ングパッド１０を介して金属配線７により入力バッファ
８、出力バッファ９上を通る電源配線１１に、未使用出
力バッファ９の入力は金属配線７で電源配線５に接続さ
れており、未使用の入力バッファ８、未使用の出力バッ
ファ９での消費電力を減らしている。図１に示した内部
回路の信号配線４ａ、４ｂと入出力バッファの信号配線
２、及び電源配線１１、あるいはＧＮＤ配線３との接続
部分は実施例２．においても同様である。
【００２０】また、上記実施例では未使用の双方向のバ
ッファについては示さなかったが、入力モードとなるよ
うにコントロール端子を固定し、入力バッファ８の入力
を固定するか、出力モードとなるようにコントロール端
子を固定し、入力バッファ８と出力バッファ９の入力を
固定することにより未使用の双方向バッファでの消費電
力を減らすことができる。
ッファについては示さなかったが、入力モードとなるよ
うにコントロール端子を固定し、入力バッファ８の入力
を固定するか、出力モードとなるようにコントロール端
子を固定し、入力バッファ８と出力バッファ９の入力を
固定することにより未使用の双方向バッファでの消費電
力を減らすことができる。
【００２１】未使用の入出力バッファ８の入力端子を電
源配線１１あるいはＧＮＤ配線３に接続する配線は第二
金属配線層で形成されており内部回路の信号配線と入力
バッファ８、出力バッファ９及び、電源配線１１または
ＧＮＤ配線３を接続する配線は第二金属配線層で形成さ
れているので、この配線層を各品種毎に形成すれば、各
品種の回路を構成できる。
源配線１１あるいはＧＮＤ配線３に接続する配線は第二
金属配線層で形成されており内部回路の信号配線と入力
バッファ８、出力バッファ９及び、電源配線１１または
ＧＮＤ配線３を接続する配線は第二金属配線層で形成さ
れているので、この配線層を各品種毎に形成すれば、各
品種の回路を構成できる。
【００２２】従って、第二金属配線層のスライスマスク
のみ各品種毎に専用とし、残りの工程のスライスマスク
は共用となる。
のみ各品種毎に専用とし、残りの工程のスライスマスク
は共用となる。
【００２３】
【発明の効果】以上のように、この発明によれば、複品
種の回路を内部回路領域に共存させ、配線一工程のスラ
イスマスクで、いずれか一品種の回路を選択し、このス
ライスマスクを品種毎に専用とするので、残りの工程の
スライスマスクは全品種で共用することができる効果が
ある。
種の回路を内部回路領域に共存させ、配線一工程のスラ
イスマスクで、いずれか一品種の回路を選択し、このス
ライスマスクを品種毎に専用とするので、残りの工程の
スライスマスクは全品種で共用することができる効果が
ある。
【００２４】第２の実施例では、２品種共用、二層配線
構造のマスタスライスＬＳＩについて説明したが、２品
種以上の多品種共用、他の多層配線構造であってもよく
、また、品種ごとに専用とするスライスマスクは第二金
属配線層以外の配線層のスライスマスクであってもよく
、同様の効果を奏する。
構造のマスタスライスＬＳＩについて説明したが、２品
種以上の多品種共用、他の多層配線構造であってもよく
、また、品種ごとに専用とするスライスマスクは第二金
属配線層以外の配線層のスライスマスクであってもよく
、同様の効果を奏する。
【図１】この発明に係る多品種共用スライスマスクの一
実施例によるマスタスライスＬＳＩの配線の一部を示す
平面図である。
実施例によるマスタスライスＬＳＩの配線の一部を示す
平面図である。
【図２】この発明に係る多品種共用スライスマスクの他
の実施例によるマスタスライスＬＳＩの配線の一部を示
す平面図である。
の実施例によるマスタスライスＬＳＩの配線の一部を示
す平面図である。
【図３】従来のマスタスライスＬＳＩの配線の一部を示
す平面図である。
す平面図である。
１ スルーホール
２ 入出力バッファの信号配線
３ ＧＮＤ配線
４ａ 信号配線
４ｂ 信号配線
５ 電源配線
６ 金属配線
７ 金属配線
８ 入力バッファ
９ 出力バッファ
１０ ボンディングパッド
１１ 電源配線
Claims (1)
- 【請求項１】 一種類のウエハを多品種で共用するこ
とを特徴としたマスタスライスＬＳＩにおいて、複品種
の回路を内部回路領域に共存させ、配線一工程のスライ
スマスクでいずれか一品種の回路を選択し、このスライ
スマスクを品種毎に専用とし、残りの工程のスライスマ
スクは全品種で共用することを特徴としたマスタスライ
スＬＳＩの多品種共用スライスマスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3988791A JPH04287970A (ja) | 1991-03-06 | 1991-03-06 | マスタスライス半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3988791A JPH04287970A (ja) | 1991-03-06 | 1991-03-06 | マスタスライス半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287970A true JPH04287970A (ja) | 1992-10-13 |
Family
ID=12565488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3988791A Pending JPH04287970A (ja) | 1991-03-06 | 1991-03-06 | マスタスライス半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287970A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0435065A (ja) * | 1990-05-31 | 1992-02-05 | Fujitsu Ltd | マスタスライス半導体集積回路装置 |
-
1991
- 1991-03-06 JP JP3988791A patent/JPH04287970A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0435065A (ja) * | 1990-05-31 | 1992-02-05 | Fujitsu Ltd | マスタスライス半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3679923B2 (ja) | 半導体装置 | |
| JPH04287970A (ja) | マスタスライス半導体集積回路 | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPH02284448A (ja) | 半導体装置 | |
| JPS6018143B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6290948A (ja) | 半導体集積回路装置 | |
| JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
| JPS6080250A (ja) | 半導体装置 | |
| JPH0419807Y2 (ja) | ||
| JPH0258269A (ja) | ゲートアレイの電源配線の形成方法 | |
| JPH0456355A (ja) | 半導体集積回路装置 | |
| JP2901313B2 (ja) | 大規模集積回路装置 | |
| JPS59215743A (ja) | 大規模集積回路装置 | |
| JPH04171980A (ja) | 半導体集積回路 | |
| JPH0360054A (ja) | ゲートアレイ | |
| JPH06151590A (ja) | 半導体集積回路装置 | |
| JPH0645566A (ja) | 半導体集積回路装置 | |
| JPS62261146A (ja) | 半導体集積回路の配線方式 | |
| JPH04373143A (ja) | 半導体集積回路装置 | |
| JPH04214668A (ja) | マスタースライス型半導体集積回路装置 | |
| JPS621244A (ja) | マスタ−スライス型半導体装置 | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 | |
| JPH04186749A (ja) | 半導体集積回路装置 | |
| JPS62145838A (ja) | マスタスライス型半導体装置 | |
| JPH04368174A (ja) | ゲートアレイ |