JPH04297086A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH04297086A JPH04297086A JP3048107A JP4810791A JPH04297086A JP H04297086 A JPH04297086 A JP H04297086A JP 3048107 A JP3048107 A JP 3048107A JP 4810791 A JP4810791 A JP 4810791A JP H04297086 A JPH04297086 A JP H04297086A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- integrated circuit
- hybrid integrated
- board
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、混成集積回路に係り、
特に混成集積回路基板に形成される抵抗体のトリミング
に関するものである。
特に混成集積回路基板に形成される抵抗体のトリミング
に関するものである。
【０００２】
【従来の技術】図３は従来の混成集積回路のトリミング
される抵抗体部分の断面図であり、図４はトリミングさ
れた抵抗体部分の斜視図である。これらの図において、
１は混成集積回路の主体である基板、２はこの基板１上
に形成された抵抗体、３は混成集積回路上の他の電子部
品（図示せず）と抵抗体２とを接続するための導体、４
は前記基板１上の抵抗体２の取り付けられた面と相対す
る面に取り付けられた裏面導体、５は前記抵抗体２の抵
抗値を増加させるためのトリミング部である。
される抵抗体部分の断面図であり、図４はトリミングさ
れた抵抗体部分の斜視図である。これらの図において、
１は混成集積回路の主体である基板、２はこの基板１上
に形成された抵抗体、３は混成集積回路上の他の電子部
品（図示せず）と抵抗体２とを接続するための導体、４
は前記基板１上の抵抗体２の取り付けられた面と相対す
る面に取り付けられた裏面導体、５は前記抵抗体２の抵
抗値を増加させるためのトリミング部である。
【０００３】次に、動作について説明する。抵抗体２の
幅ＷＲ をトリミング部５において、トリミング幅ＷＴ
だけせまくすることにより、電流の流れる幅がＷＲ
−ＷＴ となり、抵抗体２の抵抗値を増加させ、混成集
積回路の電流等の調整を行っている。
幅ＷＲ をトリミング部５において、トリミング幅ＷＴ
だけせまくすることにより、電流の流れる幅がＷＲ
−ＷＴ となり、抵抗体２の抵抗値を増加させ、混成集
積回路の電流等の調整を行っている。
【０００４】
【発明が解決しようとする課題】従来の混成集積回路の
抵抗体２のトリミングは以上のように行われているので
、抵抗体２をトリミングしない場合の抵抗値から大幅に
、例えば１００倍の抵抗値まで増加させる必要がある場
合に、抵抗体２の幅ＷＲ にトリミング幅ＷＴ を非常
に近くする必要がある。この場合、抵抗体２の幅ＷＲ
とトリミング幅ＷＴ が等しくなって断線となり、抵抗
の開放が起きないようにするために、トリミング装置の
精度が必要となるという問題点があった。
抵抗体２のトリミングは以上のように行われているので
、抵抗体２をトリミングしない場合の抵抗値から大幅に
、例えば１００倍の抵抗値まで増加させる必要がある場
合に、抵抗体２の幅ＷＲ にトリミング幅ＷＴ を非常
に近くする必要がある。この場合、抵抗体２の幅ＷＲ
とトリミング幅ＷＴ が等しくなって断線となり、抵抗
の開放が起きないようにするために、トリミング装置の
精度が必要となるという問題点があった。
【０００５】また、混成集積回路の基板１を他の材質の
ケ−ス（図示ぜす）に取り付ける場合に、トリミング幅
ＷＴ を抵抗体２の幅ＷＲ 近くまでトリミングを行う
と、基板１とケ−スとの熱膨張係数の差により、温度の
変化においてバイメタルとなり、抵抗体２のトリミング
の残りの幅ＷＲ −ＷＴ が短い場合に抵抗体２の開放
が起こりやすくなるという問題点があった。
ケ−ス（図示ぜす）に取り付ける場合に、トリミング幅
ＷＴ を抵抗体２の幅ＷＲ 近くまでトリミングを行う
と、基板１とケ−スとの熱膨張係数の差により、温度の
変化においてバイメタルとなり、抵抗体２のトリミング
の残りの幅ＷＲ −ＷＴ が短い場合に抵抗体２の開放
が起こりやすくなるという問題点があった。
【０００６】本発明は、上記のような問題点を解消する
ためになされたもので、トリミングしない場合の抵抗値
から大幅に抵抗値を増加させる場合のトリミングが可能
となり、かつトリミング装置の精度をあまり要求せず、
温度の変化におけるバイメタル効果による抵抗の開放を
引き起こしにくい抵抗体を持つ混成集積回路を得ること
を目的とする。
ためになされたもので、トリミングしない場合の抵抗値
から大幅に抵抗値を増加させる場合のトリミングが可能
となり、かつトリミング装置の精度をあまり要求せず、
温度の変化におけるバイメタル効果による抵抗の開放を
引き起こしにくい抵抗体を持つ混成集積回路を得ること
を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る混成集積回
路は、混成集積回路基板を多層基板とし、この多層基板
の表面と層間に別々の抵抗体を設け、２つ以上の各抵抗
体を導体スル−ホ−ルにより並列接続したものである。
路は、混成集積回路基板を多層基板とし、この多層基板
の表面と層間に別々の抵抗体を設け、２つ以上の各抵抗
体を導体スル−ホ−ルにより並列接続したものである。
【０００８】
【作用】本発明における混成集積回路は、抵抗体を多層
基板の表面と層間に別々に設け、２つ以上の各抵抗体を
導体スル−ホ−ルにより並列接続したことにより、多層
基板表面の抵抗体に対しトリミングを行い、多層基板表
面の抵抗体が開放になったとしても、層間の抵抗体が並
列接続されているため、回路としては開放にならない。
基板の表面と層間に別々に設け、２つ以上の各抵抗体を
導体スル−ホ−ルにより並列接続したことにより、多層
基板表面の抵抗体に対しトリミングを行い、多層基板表
面の抵抗体が開放になったとしても、層間の抵抗体が並
列接続されているため、回路としては開放にならない。
【０００９】
【実施例】以下、本発明について説明する。図１は本発
明の一実施例を示す混成集積回路の要部の断面図であり
、図２は、図１の等価回路である。図１，図２において
、１ａは混成集積回路の主体である基板を多層とした時
の回路パタ−ンが設けられる側の上層基板であり、１ｂ
は下層基板である。２ａは前記上層基板１ａの表面に設
けられた表面抵抗体、２ｂは前記上層基板１ａと下層基
板１ｂの層間に設けられた層間抵抗体、３は混成集積回
路上の他の電子部品と前記表面抵抗体２ａとを接続する
導体、４は前記下層基板１ｂの層間抵抗体２ｂの取り付
けられた面と相対する面に取り付けられた裏面導体、６
は前記表面抵抗体２ａと層間抵抗体２ｂとを並列接続す
るための導体スル−ホ−ルである。表面抵抗体２ａと層
間抵抗体２ｂは導体スル−ホ−ル６により電気的に並列
接続される。また、表面抵抗体２ａは上層基板１ａの表
面に設けられているため、トリミングが可能となり、層
間抵抗体２ｂは上層基板１ａと下層基板１ｂの層間に設
けられているため、トリミングは不可能となる。このた
め、表面抵抗体２ａの抵抗値に対し層間抵抗体２ｂの抵
抗値を大きくし、トリミングにより目的とする最大の抵
抗値に層間抵抗体２ｂの抵抗値を等しくすることにより
、表面抵抗体１ａが開放になったとしても、層間抵抗体
２ｂが並列接続されているため、抵抗全体では開放とは
ならない。このため、表面抵抗体２ａのトリミング装置
に対し精度が要求されず、安価な装置でトリミングが可
能となる。また、温度の変化によるバイメタル効果が起
きても、層間抵抗体２ｂはトリミングされていないため
、作成時の抵抗体幅のままであり、抵抗体の開放が非常
に起こりにくくなる。
明の一実施例を示す混成集積回路の要部の断面図であり
、図２は、図１の等価回路である。図１，図２において
、１ａは混成集積回路の主体である基板を多層とした時
の回路パタ−ンが設けられる側の上層基板であり、１ｂ
は下層基板である。２ａは前記上層基板１ａの表面に設
けられた表面抵抗体、２ｂは前記上層基板１ａと下層基
板１ｂの層間に設けられた層間抵抗体、３は混成集積回
路上の他の電子部品と前記表面抵抗体２ａとを接続する
導体、４は前記下層基板１ｂの層間抵抗体２ｂの取り付
けられた面と相対する面に取り付けられた裏面導体、６
は前記表面抵抗体２ａと層間抵抗体２ｂとを並列接続す
るための導体スル−ホ−ルである。表面抵抗体２ａと層
間抵抗体２ｂは導体スル−ホ−ル６により電気的に並列
接続される。また、表面抵抗体２ａは上層基板１ａの表
面に設けられているため、トリミングが可能となり、層
間抵抗体２ｂは上層基板１ａと下層基板１ｂの層間に設
けられているため、トリミングは不可能となる。このた
め、表面抵抗体２ａの抵抗値に対し層間抵抗体２ｂの抵
抗値を大きくし、トリミングにより目的とする最大の抵
抗値に層間抵抗体２ｂの抵抗値を等しくすることにより
、表面抵抗体１ａが開放になったとしても、層間抵抗体
２ｂが並列接続されているため、抵抗全体では開放とは
ならない。このため、表面抵抗体２ａのトリミング装置
に対し精度が要求されず、安価な装置でトリミングが可
能となる。また、温度の変化によるバイメタル効果が起
きても、層間抵抗体２ｂはトリミングされていないため
、作成時の抵抗体幅のままであり、抵抗体の開放が非常
に起こりにくくなる。
【００１０】なお、上記実施例では、多層基板を用いて
２つの抵抗体２ａ，２ｂを並列接続した場合について説
明したが、抵抗体の数はこれに限らず、３つ以上を並列
接続しても同様の効果が得られる。
２つの抵抗体２ａ，２ｂを並列接続した場合について説
明したが、抵抗体の数はこれに限らず、３つ以上を並列
接続しても同様の効果が得られる。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
混成集積回路基板を多層基板とし、この多層基板の表面
と層間に別々の抵抗体を設け、２つ以上の各抵抗体を導
体スル−ホ−ルにより並列接続したので、トリミングに
よる抵抗値の調整範囲を広くとっても、安価なトリミン
グ装置で抵抗値の調整が可能となり、バイメタル効果に
おいても抵抗の開放がなくなる。
混成集積回路基板を多層基板とし、この多層基板の表面
と層間に別々の抵抗体を設け、２つ以上の各抵抗体を導
体スル−ホ−ルにより並列接続したので、トリミングに
よる抵抗値の調整範囲を広くとっても、安価なトリミン
グ装置で抵抗値の調整が可能となり、バイメタル効果に
おいても抵抗の開放がなくなる。
【図１】本発明による混成集積回路の抵抗部分の断面図
である。
である。
【図２】本発明による抵抗部分の等価回路図である。
【図３】従来例の混成集積回路の抵抗部分の断面図であ
る。
る。
【図４】図３の従来例の斜視図である。
１ａ 上層基板
１ｂ 下層基板
２ａ 表面抵抗体
２ｂ 層間抵抗体
３ 導体
４ 裏面導体
５ トリミング部
６ 導体スル−ホ−ル
Claims (1)
- 【請求項１】電流等を調整するためトリミングされる厚
膜抵抗体を持つ混成集積回路において、混成集積回路基
板を多層基板とし、この多層基板の表面と層間に別々の
抵抗体を設け、２つ以上の各抵抗体を導体スル−ホ−ル
により並列接続したことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048107A JPH04297086A (ja) | 1991-03-13 | 1991-03-13 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048107A JPH04297086A (ja) | 1991-03-13 | 1991-03-13 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04297086A true JPH04297086A (ja) | 1992-10-21 |
Family
ID=12794094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3048107A Pending JPH04297086A (ja) | 1991-03-13 | 1991-03-13 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04297086A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011023697A (ja) * | 2009-07-17 | 2011-02-03 | Samsung Electro-Mechanics Co Ltd | 多層配線板及びその製造方法 |
| JP2016008946A (ja) * | 2014-06-26 | 2016-01-18 | 京セラ株式会社 | 配線基板、測温体および測温装置 |
-
1991
- 1991-03-13 JP JP3048107A patent/JPH04297086A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011023697A (ja) * | 2009-07-17 | 2011-02-03 | Samsung Electro-Mechanics Co Ltd | 多層配線板及びその製造方法 |
| JP2016008946A (ja) * | 2014-06-26 | 2016-01-18 | 京セラ株式会社 | 配線基板、測温体および測温装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292091B1 (en) | Resistor and method of adjusting resistance of the same | |
| JPS60192304A (ja) | チツプ抵抗 | |
| JPH04297086A (ja) | 混成集積回路 | |
| JPS6041859B2 (ja) | 半導体容器 | |
| JPH02126528A (ja) | 半導体集積回路装置 | |
| JPH03233992A (ja) | 厚膜印刷基板 | |
| JPH0553285B2 (ja) | ||
| JPH0730242A (ja) | 薄膜回路基板 | |
| JPS63253659A (ja) | 厚膜混成集積回路装置 | |
| CN119485917B (zh) | 具有内埋电阻的电路板及其制造方法 | |
| JP2006019323A (ja) | 抵抗組成物、チップ抵抗器及びその製造方法 | |
| JPH02288290A (ja) | 混成集積回路 | |
| JPS6127691A (ja) | 磁気低抗素子 | |
| JP2581253B2 (ja) | 混成集積回路基板 | |
| GB2136206A (en) | Fused ceramic capacitor | |
| JPS62276801A (ja) | 混成集積回路装置 | |
| JPH0134337Y2 (ja) | ||
| JPH04174589A (ja) | 厚膜ハイブリッドｉｃ用基板 | |
| JP2003078227A (ja) | 厚膜回路基板 | |
| JPS6336641Y2 (ja) | ||
| JPH0581059B2 (ja) | ||
| JPS6362301A (ja) | 薄膜集積回路 | |
| JPS63169058A (ja) | 薄膜集積回路 | |
| JP2904853B2 (ja) | レーザトリミング保護部材 | |
| JPS5680152A (en) | Thin-film type integrated circuit device |