JPH04299742A - 割込み制御装置 - Google Patents
割込み制御装置Info
- Publication number
- JPH04299742A JPH04299742A JP3064378A JP6437891A JPH04299742A JP H04299742 A JPH04299742 A JP H04299742A JP 3064378 A JP3064378 A JP 3064378A JP 6437891 A JP6437891 A JP 6437891A JP H04299742 A JPH04299742 A JP H04299742A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- signal
- interruption
- level
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサに
発生した複数の割込み信号の処理に用いる割込み制御装
置に関する。
発生した複数の割込み信号の処理に用いる割込み制御装
置に関する。
【０００２】
【従来の技術】マイクロプロセッサに割込み要求が発生
した場合、マイクロプロセッサは、割込みアクノリッジ
・サイクルで、発生した割込みのベクタ番号を取り込み
、割込み処理を実行する。また、複数のレベルで同時に
発生した割込みについては、あらかじめ設定された優先
度に基づき、優先レベルの高い割込み処理が実行される
。図２に割込み処理の実行例を示す。優先レベル２の割
込みが発生した場合（ステップ１１）、レベル２以下の
割込みは受け付けられない。レベル２の割込み処理を実
行中は、この割込みレベルより高いレベル３の割込みが
発生した場合（ステップ１２）、レベル２の割込みは中
断され、レベル３の割込み処理が実行される（ステップ
１３）。レベル３の割込み処理が終了したあと（ステッ
プ１４）、再びレベル２の割込み処理に復帰し処理を再
開する（ステップ１５）。
した場合、マイクロプロセッサは、割込みアクノリッジ
・サイクルで、発生した割込みのベクタ番号を取り込み
、割込み処理を実行する。また、複数のレベルで同時に
発生した割込みについては、あらかじめ設定された優先
度に基づき、優先レベルの高い割込み処理が実行される
。図２に割込み処理の実行例を示す。優先レベル２の割
込みが発生した場合（ステップ１１）、レベル２以下の
割込みは受け付けられない。レベル２の割込み処理を実
行中は、この割込みレベルより高いレベル３の割込みが
発生した場合（ステップ１２）、レベル２の割込みは中
断され、レベル３の割込み処理が実行される（ステップ
１３）。レベル３の割込み処理が終了したあと（ステッ
プ１４）、再びレベル２の割込み処理に復帰し処理を再
開する（ステップ１５）。
【０００３】図３に従来の割込み制御装置のブロック図
を示す。割込み発生手段１〜３は、それぞれ優先レベル
の高い順にＩＮＴ３，ＩＮＴ２，ＩＮＴ１の割込み要求
信号を発生する。割込み発生手段１〜３のうち、少なく
とも１つの割込み要求信号が出力されると、ＩＮＴ信号
が出力され、この信号によってマイクロプロセッサが割
込みアクノリッジ・サイクルの状態になる。割込みベク
タ発生手段４では、入力された割込み発生手段１〜３か
ら発生した割込み要求信号ＩＮＴ３，ＩＮＴ２，ＩＮＴ
１に対応した割込みベクタ信号を発生するとともに、常
に高いレベルの割込み要求信号のベクタ番号を優先的に
出力する。
を示す。割込み発生手段１〜３は、それぞれ優先レベル
の高い順にＩＮＴ３，ＩＮＴ２，ＩＮＴ１の割込み要求
信号を発生する。割込み発生手段１〜３のうち、少なく
とも１つの割込み要求信号が出力されると、ＩＮＴ信号
が出力され、この信号によってマイクロプロセッサが割
込みアクノリッジ・サイクルの状態になる。割込みベク
タ発生手段４では、入力された割込み発生手段１〜３か
ら発生した割込み要求信号ＩＮＴ３，ＩＮＴ２，ＩＮＴ
１に対応した割込みベクタ信号を発生するとともに、常
に高いレベルの割込み要求信号のベクタ番号を優先的に
出力する。
【０００４】
【発明が解決しようとする課題】しかしながら、この場
合マイクロプロセッサが割込みアクノリッジ・サイクル
で、発生した割込みベクタ番号を取り込もうとする際に
も、他の高いレベルの割込み要求信号が発生した場合に
は、低いレベルの割込みは無効となるため、低いレベル
の割込み処理を実行するために、数回の割込み要求を必
要とすることがあった。また、マイクロプロセッサの割
込みアクノリッジ・サイクル中で、マイクロプロセッサ
が割込みアクノリッジ・サイクル中で、マイクロプロセ
ッサが割込みベクタ信号を取り込む際に、割込みベクタ
信号が変化するため、変化時の確定しないベクタ信号を
マイクロプロセッサが取り込むことがあり、その際エラ
ーが発生することがあった。
合マイクロプロセッサが割込みアクノリッジ・サイクル
で、発生した割込みベクタ番号を取り込もうとする際に
も、他の高いレベルの割込み要求信号が発生した場合に
は、低いレベルの割込みは無効となるため、低いレベル
の割込み処理を実行するために、数回の割込み要求を必
要とすることがあった。また、マイクロプロセッサの割
込みアクノリッジ・サイクル中で、マイクロプロセッサ
が割込みアクノリッジ・サイクル中で、マイクロプロセ
ッサが割込みベクタ信号を取り込む際に、割込みベクタ
信号が変化するため、変化時の確定しないベクタ信号を
マイクロプロセッサが取り込むことがあり、その際エラ
ーが発生することがあった。
【０００５】本発明は上記課題を解決するもので、低い
レベルの割込み処理を無効にすることなく、正確なベク
タ信号を取り込み、エラーが発生しない割込み制御装置
を提供することを目的とする。
レベルの割込み処理を無効にすることなく、正確なベク
タ信号を取り込み、エラーが発生しない割込み制御装置
を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明の割込み制御装置は発生した複数の割込み信号
の優先レベルを設定する手段と、マイクロプロセッサの
割込みアクノリッジ・サイクルでは、割込みレベルを保
持する手段とを備えてなるものである。
に本発明の割込み制御装置は発生した複数の割込み信号
の優先レベルを設定する手段と、マイクロプロセッサの
割込みアクノリッジ・サイクルでは、割込みレベルを保
持する手段とを備えてなるものである。
【０００７】
【作用】上記構成によって、高いレベルの割込み処理を
優先的に実行するとともに、マイクロプロセッサの割込
みアクノリッジ・サイクルでは、割込みレベルが保持さ
れるため、低いレベルの割込み処理が無効となることが
ない。
優先的に実行するとともに、マイクロプロセッサの割込
みアクノリッジ・サイクルでは、割込みレベルが保持さ
れるため、低いレベルの割込み処理が無効となることが
ない。
【０００８】
【実施例】図１は、本発明の一実施例における割込み制
御装置のブロック図であり、５〜７はそれぞれ割込み発
生手段を示す。発生した割込み要求信号は、優先レベル
の高い方から順にＩＮＴ３ａ，ＩＮＴ２ｂ，ＩＮＴ２ｃ
とする。８は割込みレベル保持手段、９は割込みベクタ
発生手段を表す。
御装置のブロック図であり、５〜７はそれぞれ割込み発
生手段を示す。発生した割込み要求信号は、優先レベル
の高い方から順にＩＮＴ３ａ，ＩＮＴ２ｂ，ＩＮＴ２ｃ
とする。８は割込みレベル保持手段、９は割込みベクタ
発生手段を表す。
【０００９】以上のような構成ブロックを持つ本実施例
について、以下その動作を説明する。割込み発生手段５
〜７は、それぞれ優先レベルの高い順にＩＮＴ３ａ，Ｉ
ＮＴ２ｂ，ＩＮＴ１ｃの割込み要求信号を発生する。割
込み発生手段５〜７のうち、少なくとも１つの割込み要
求信号が出力されると、ＩＮＴ信号が出力され、この信
号によってマイクロプロセッサが割込みアクノリッジ・
サイクルの状態になる。割込みレベル保持手段８では、
あらかじめ設定された優先レベルに基づき、同時に複数
の割込み要求信号が入力された場合には、レベルの高い
割込み要求信号を優先的に取り込み、マイクロプロセッ
サから出力される
について、以下その動作を説明する。割込み発生手段５
〜７は、それぞれ優先レベルの高い順にＩＮＴ３ａ，Ｉ
ＮＴ２ｂ，ＩＮＴ１ｃの割込み要求信号を発生する。割
込み発生手段５〜７のうち、少なくとも１つの割込み要
求信号が出力されると、ＩＮＴ信号が出力され、この信
号によってマイクロプロセッサが割込みアクノリッジ・
サイクルの状態になる。割込みレベル保持手段８では、
あらかじめ設定された優先レベルに基づき、同時に複数
の割込み要求信号が入力された場合には、レベルの高い
割込み要求信号を優先的に取り込み、マイクロプロセッ
サから出力される
【００１０】
【外１】
【００１１】信号の“Ｌ”期間中、取り込まれた信号の
状態を保持し、それぞれの入力信号に対応した割込み信
号ＩＮＴ３ａ′，ＩＮＴ２ｂ′，ＩＮＴ１ｃ′のうち１
つだけが“Ｈ”状態となり出力される。割込みベクタ発
生手段９では、入力された割込み信号ＩＮＴ３ａ′，Ｉ
ＮＴ２ｂ′，ＩＮＴ２ｃ′のうち“Ｈ”状態の信号に対
応したベクタ信号を発生し、割込みベクタ信号として出
力する。また、割込みベクタ保持手段８において、
状態を保持し、それぞれの入力信号に対応した割込み信
号ＩＮＴ３ａ′，ＩＮＴ２ｂ′，ＩＮＴ１ｃ′のうち１
つだけが“Ｈ”状態となり出力される。割込みベクタ発
生手段９では、入力された割込み信号ＩＮＴ３ａ′，Ｉ
ＮＴ２ｂ′，ＩＮＴ２ｃ′のうち“Ｈ”状態の信号に対
応したベクタ信号を発生し、割込みベクタ信号として出
力する。また、割込みベクタ保持手段８において、
【０
０１２】
０１２】
【外２】
【００１３】信号が“Ｈ”の期間中は、常に優先レベル
の高い割込み要求信号を受け付け、その出力は常に高い
レベルの割込み信号に更新される。
の高い割込み要求信号を受け付け、その出力は常に高い
レベルの割込み信号に更新される。
【００１４】このように本発明の割込み制御装置によれ
ば、高いレベルの割込み処理を優先的に実行するととも
に、アクノリッジ・サイクルでは割込みレベルを保持し
低いレベルを割込み処理を実行する。
ば、高いレベルの割込み処理を優先的に実行するととも
に、アクノリッジ・サイクルでは割込みレベルを保持し
低いレベルを割込み処理を実行する。
【００１５】
【発明の効果】以上の実施例から明らかなように本発明
によれば、高いレベルの割込み要求信号の割込みベクタ
信号を優先的に発生させるとともに、マイクロプロセッ
サのアクノリッジ・サイクル中には、現行割込みレベル
を保持するために、低いレベルの割り込み処理がアクノ
リッジ・サイクル中に無効となることがなく、マイクロ
プロセッサが割込みベクタ信号を取り込む際、アクノリ
ッジ・サイクル中にベクタ信号が変化しないため、正確
なベクタ信号を取り込めるため、マイクロプロセッサに
エラーが発生しない割込み装置を提供できる。
によれば、高いレベルの割込み要求信号の割込みベクタ
信号を優先的に発生させるとともに、マイクロプロセッ
サのアクノリッジ・サイクル中には、現行割込みレベル
を保持するために、低いレベルの割り込み処理がアクノ
リッジ・サイクル中に無効となることがなく、マイクロ
プロセッサが割込みベクタ信号を取り込む際、アクノリ
ッジ・サイクル中にベクタ信号が変化しないため、正確
なベクタ信号を取り込めるため、マイクロプロセッサに
エラーが発生しない割込み装置を提供できる。
【図１】本発明の一実施例の割込み制御装置の構成を示
すブロック図
すブロック図
【図２】従来の割込み処理説明のためのフローチャート
【図３】従来の割込み制御装置のブロック図
５ 割込み発生手段
６ 割込み発生手段
７ 割込み発生手段
８ 割込みレベル保持手段
９ 割込みベクタ発生手段
Claims (1)
- 【請求項１】 マイクロプロセッサの複数の割込み信
号を発生する手段と、発生した複数の割込み信号の優先
レベルを設定し各割込み信号に対応した割込みベクタ信
号を発生する手段と、マイクロプロセッサの割込みアク
ノリッジ・サイクル中は現行割込みレベルを保持する手
段とを備え、優先レベルの高い割込みを順次受けつける
とともに、マイクロプロセッサの割込みアクノリッジ・
サイクル中には割込みレベルが変化しないように配した
割込み制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064378A JPH04299742A (ja) | 1991-03-28 | 1991-03-28 | 割込み制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064378A JPH04299742A (ja) | 1991-03-28 | 1991-03-28 | 割込み制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04299742A true JPH04299742A (ja) | 1992-10-22 |
Family
ID=13256585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3064378A Pending JPH04299742A (ja) | 1991-03-28 | 1991-03-28 | 割込み制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04299742A (ja) |
-
1991
- 1991-03-28 JP JP3064378A patent/JPH04299742A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01237864A (ja) | Ｄｍａ転送制御装置 | |
| JPS63238630A (ja) | マイクロプロセツサの割込み制御装置 | |
| US5659760A (en) | Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information | |
| US7805557B2 (en) | Interrupt controller and method for handling interrupts | |
| JPH04299742A (ja) | 割込み制御装置 | |
| JPS6115260A (ja) | デ−タ処理装置 | |
| JPH05324497A (ja) | 実時間データ処理装置 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS6128144A (ja) | トレ−ス動作実行装置 | |
| JPS61187044A (ja) | 情報処理装置 | |
| JPH05241986A (ja) | 入出力命令リトライ方式 | |
| JP2000003285A (ja) | 割り込み処理方法および割り込み回路 | |
| JPH02110733A (ja) | 情報処理装置 | |
| JPS6086625A (ja) | デ−タ処理装置 | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPH0353370A (ja) | 情報処理装置の並列処理装置 | |
| JPH06131209A (ja) | 擬似エラー発生方式 | |
| JPH0340116A (ja) | タイマ回路 | |
| JPH03256134A (ja) | ベクトル演算器のチェック回路 | |
| JPH04149745A (ja) | 情報処理装置 | |
| JPH01232445A (ja) | 疑似エラー発生方式 | |
| JPH01116753A (ja) | １チップマイコンの周辺装置とのアクセス方法 | |
| JPH02217924A (ja) | データ処理装置のストア処理方式 | |
| JPH0519745B2 (ja) | ||
| JPH03191459A (ja) | 割り込み応答処理装置 |