JPH04149745A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04149745A JPH04149745A JP2276063A JP27606390A JPH04149745A JP H04149745 A JPH04149745 A JP H04149745A JP 2276063 A JP2276063 A JP 2276063A JP 27606390 A JP27606390 A JP 27606390A JP H04149745 A JPH04149745 A JP H04149745A
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- timer
- fault
- signal line
- time comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の疑似障害発生回路に関する。
従来の情報処理装置は、疑似障害発生命令実行時の特定
タイミングでのみ疑似障害を発生させていた。
タイミングでのみ疑似障害を発生させていた。
上述した従来の情報処理装置は、疑似障害発生命令で特
定タイミングで疑似障害を発生しているので、疑似障害
発生命令以外の通常の命令実行時かつ不特定タイミング
にタイマ部の疑似障害を発生できないという欠点がある
。
定タイミングで疑似障害を発生しているので、疑似障害
発生命令以外の通常の命令実行時かつ不特定タイミング
にタイマ部の疑似障害を発生できないという欠点がある
。
本発明の情報処理装置は、一定の周期のクロックパルス
によりカウントするタイマと、タイマと比較するための
時刻比較レジスタと、タイマと時刻比較レジスタとの一
致を検出する比較器と、マイクロプログラム等によって
セットされる疑似障害発生状態を示す疑似障害モードフ
ラグと、前記疑似障害モードフラグが疑似障害発生状態
のときタイマと時刻比較レジスタが一致すると疑似障害
状態を解除し、タイマのエラーを発生する疑似障1!発
生回路とを有し、でいる。
によりカウントするタイマと、タイマと比較するための
時刻比較レジスタと、タイマと時刻比較レジスタとの一
致を検出する比較器と、マイクロプログラム等によって
セットされる疑似障害発生状態を示す疑似障害モードフ
ラグと、前記疑似障害モードフラグが疑似障害発生状態
のときタイマと時刻比較レジスタが一致すると疑似障害
状態を解除し、タイマのエラーを発生する疑似障1!発
生回路とを有し、でいる。
[、実施例]
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。
タイマ1は一定周期のクロックパルス(1μs又は]、
m s )によりカウントされる、具体的には実時間
タイマ、インタバルタイマ、IDタイマ等である。
m s )によりカウントされる、具体的には実時間
タイマ、インタバルタイマ、IDタイマ等である。
時刻比較し・デスタ2はタイマ】と比較するための値を
保持し、マイクロプロゲラ等で値の設定変更ができる。
保持し、マイクロプロゲラ等で値の設定変更ができる。
比較器3はタイマ1と時刻比較レジスタ2の値を比較し
、両者の値が一致した時に一致信号を出力する。
、両者の値が一致した時に一致信号を出力する。
疑似障害モードフラグ4はタイマ部が疑似障害発生状態
、であることを示す1ビツトのフラグで1島り、マイク
ロプログラム等によってセットされる。
、であることを示す1ビツトのフラグで1島り、マイク
ロプログラム等によってセットされる。
タイマ1の値Tは信号線100を介して比較器3へ入力
され、時刻比較しデスタの保持する値Rは信号線]01
を介して比較器3へ入力される。
され、時刻比較しデスタの保持する値Rは信号線]01
を介して比較器3へ入力される。
比較器3はタイマ1と時刻比較レジスタ2の値か一致す
ると信号線102介して一致信号を出力する。
ると信号線102介して一致信号を出力する。
疑似障害モードフラグ4が示す疑似障害発生状態Pは信
号線】03を介して出力される。疑似障害発生回路5は
疑似障害モードフラグ4が疑似障害発生状態を示してい
るときに2タイマ]と時刻比較レジスタ2の値が一致し
たときにエラー信号Eを信号線104を介て外部に出力
し、同時に疑似障害モードフラグをリセットする。
号線】03を介して出力される。疑似障害発生回路5は
疑似障害モードフラグ4が疑似障害発生状態を示してい
るときに2タイマ]と時刻比較レジスタ2の値が一致し
たときにエラー信号Eを信号線104を介て外部に出力
し、同時に疑似障害モードフラグをリセットする。
エラー信号Eを論理式で表わすと
E=P・ (T=R)
である。
以ト説明したように本発明は、タイマと時刻比較しシス
タとの値か一致した時に、疑似的に障害を発生させるこ
とにより、装置か実際に運用状態時に障害が発生したと
きには近い環境を作り出し、装置の障害処理動作を検証
できる効果がある。
タとの値か一致した時に、疑似的に障害を発生させるこ
とにより、装置か実際に運用状態時に障害が発生したと
きには近い環境を作り出し、装置の障害処理動作を検証
できる効果がある。
第1図は本発明の情報処理装置のブロック図である。
1・・・タイマ、2・・・時刻比較レジスタ、3・・・
比較器、4・・疑似障害モードフラグ、5・・・疑似障
害発生回路、100〜104・・・信号線。 代理入 弁理士 内 原 晋 ℃ 世
比較器、4・・疑似障害モードフラグ、5・・・疑似障
害発生回路、100〜104・・・信号線。 代理入 弁理士 内 原 晋 ℃ 世
Claims (1)
- 【特許請求の範囲】 一定の周期のクロックパルスによりカウントするタイマ
と、 前期タイマと比較するための時刻比較レジスタと、 タイマと時刻比較レジスタとの一致を検出する比較器と
、 マイクロプログラム等によってセットされる疑似障害発
生状態を示す疑似障害モードフラグと、前記疑似障害モ
ードフラグが疑似障害発生状態のときにタイマと時刻比
較レジスタが一致すると疑似障害状態を解除し、タイマ
のエラーを発生する疑似障害発生回路とを含むことを特
徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2276063A JPH04149745A (ja) | 1990-10-15 | 1990-10-15 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2276063A JPH04149745A (ja) | 1990-10-15 | 1990-10-15 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04149745A true JPH04149745A (ja) | 1992-05-22 |
Family
ID=17564284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2276063A Pending JPH04149745A (ja) | 1990-10-15 | 1990-10-15 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04149745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010211344A (ja) * | 2009-03-09 | 2010-09-24 | Nec Corp | 疑似障害発生装置 |
-
1990
- 1990-10-15 JP JP2276063A patent/JPH04149745A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010211344A (ja) * | 2009-03-09 | 2010-09-24 | Nec Corp | 疑似障害発生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5983254A (ja) | ウオツチドツグタイマ | |
| JPS6260035A (ja) | 擬似障害発生方式 | |
| JPS6113609B2 (ja) | ||
| JPH03184134A (ja) | データ処理装置における擬似障害発生機構 | |
| JPH02196345A (ja) | マイクロプログラム制御装置 | |
| JPS60178524A (ja) | 1チツプマイクロコンピユ−タ | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPH04299742A (ja) | 割込み制御装置 | |
| JP2705359B2 (ja) | トレース回路 | |
| JPS5876922A (ja) | マイクロコンピユ−タの複数同時スタ−ト方式 | |
| JPH04219848A (ja) | エラータイミング発生回路 | |
| JPS60239839A (ja) | 擬似障害発生装置 | |
| JPH01286549A (ja) | 障害項目表示回路 | |
| JPS6376053A (ja) | マルチコンピユ−タ装置 | |
| JPH01232445A (ja) | 疑似エラー発生方式 | |
| JPH02110733A (ja) | 情報処理装置 | |
| JPH0265339A (ja) | 分散形データ処理装置のループバス異常検出方法 | |
| JPH02113345A (ja) | 擬障発生方式 | |
| JPS61281342A (ja) | プログラムの暴走防止装置 | |
| JPH05108384A (ja) | マイクロプロセツサ | |
| JPH04138532A (ja) | 暴走検出回路 | |
| JPS63101937A (ja) | 命令実行監視装置 | |
| JPS60250445A (ja) | ウオツチドツグタイマ | |
| JPH01147734A (ja) | 擬障タイミング発生回路 | |
| JPS6121552A (ja) | 入出力インタフエ−スの擬似障害発生方法 |