JPH0430199B2 - - Google Patents
Info
- Publication number
- JPH0430199B2 JPH0430199B2 JP57141143A JP14114382A JPH0430199B2 JP H0430199 B2 JPH0430199 B2 JP H0430199B2 JP 57141143 A JP57141143 A JP 57141143A JP 14114382 A JP14114382 A JP 14114382A JP H0430199 B2 JPH0430199 B2 JP H0430199B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- paste
- ceramic substrate
- electronic component
- printing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
本発明はセラミツク基板、特に抵抗素子を組み
込んだセラミツク基板から成る電子部品実装構造
体の製造法に関する。
込んだセラミツク基板から成る電子部品実装構造
体の製造法に関する。
従来、アルミナ粉末にシリカ等のフラツクスを
加え、さらに有機バインダで固めてシート状にし
たグリーンシートに抵抗素子（単に抵抗とも称
す。）を内蔵する場合、(1)、グリーンシートを還
元性雰囲気で焼成して得たセラミツク板に低温焼
成の導体ペースト（たとえば銅ペースト）を印刷
した後、酸化性低温雰囲気で焼成して厚膜抵抗を
形成する方法、(2)、グリーンシートを還元性雰囲
気で焼成して得たセラミツク板の表面のモリブテ
ン（Mo）−マンガン（Mn）あるいはタングステ
ン（Ｗ）等からなる導体層表面にめつきを施して
金めつき膜で被つた後、抵抗形成領域にカーボン
ペーストを印刷しかつ焼成することによつて抵抗
を形成する方法、が知られている。
加え、さらに有機バインダで固めてシート状にし
たグリーンシートに抵抗素子（単に抵抗とも称
す。）を内蔵する場合、(1)、グリーンシートを還
元性雰囲気で焼成して得たセラミツク板に低温焼
成の導体ペースト（たとえば銅ペースト）を印刷
した後、酸化性低温雰囲気で焼成して厚膜抵抗を
形成する方法、(2)、グリーンシートを還元性雰囲
気で焼成して得たセラミツク板の表面のモリブテ
ン（Mo）−マンガン（Mn）あるいはタングステ
ン（Ｗ）等からなる導体層表面にめつきを施して
金めつき膜で被つた後、抵抗形成領域にカーボン
ペーストを印刷しかつ焼成することによつて抵抗
を形成する方法、が知られている。
しかし、前者の方法は焼成後のセラミツク板上
に導体ペーストを印刷するため、導体ペーストは
セラミツク板上に滲むようにして拡がる傾向があ
り、精緻なパターンが作り難い。したがつて、フ
エイスダウン・ボンデイングチツプ用の接続用ラ
ンドのパターンも精緻となり難く、チツプの搭載
が難しい。また、導体ペースト（Cuペースト）
はガラスを含むため配線層の抵抗が大きくなる欠
点があるとともに、半田の濡れが悪く、チツプ搭
載時の接合性が低い欠点である。
に導体ペーストを印刷するため、導体ペーストは
セラミツク板上に滲むようにして拡がる傾向があ
り、精緻なパターンが作り難い。したがつて、フ
エイスダウン・ボンデイングチツプ用の接続用ラ
ンドのパターンも精緻となり難く、チツプの搭載
が難しい。また、導体ペースト（Cuペースト）
はガラスを含むため配線層の抵抗が大きくなる欠
点があるとともに、半田の濡れが悪く、チツプ搭
載時の接合性が低い欠点である。
また、後者の導体層表面を金めつき膜で被い酸
化雰囲気下の抵抗形成時に導体層が酸化するのを
防止する方法では、高価な金を用いるためコスト
が高くなる難点があるとともに、カーボンペース
トによる抵抗は信頼性が低い欠点がある。
化雰囲気下の抵抗形成時に導体層が酸化するのを
防止する方法では、高価な金を用いるためコスト
が高くなる難点があるとともに、カーボンペース
トによる抵抗は信頼性が低い欠点がある。
したがつて、本発明の目的は、信頼性の高い抵
抗素子を有した安価な電気部品実装構造体の製造
法を提供するものである。
抗素子を有した安価な電気部品実装構造体の製造
法を提供するものである。
かかる目的を達成するための本発明は、アルミ
ナを主成分とするグリーンシートの表面にMo−
Mn、Ｗから選ばれた一つの導体材料を主成分と
する導体ペーストを所望パターンに印刷する段階
と、そのシートを還元雰囲気で焼成して前記導体
材料から成る導体層を有するセラミツク基板を形
成する段階と、前記セラミツク基板表面に導出す
る前記導体層の少なくとも抵抗接続端子部分表面
及び電子部品が搭載されるべき部分表面に銅めつ
き層を施す段階と、そのセラミツク基板の抵抗形
成領域に前記抵抗端子接続部分の銅めつき層に接
するようにしてランタンボライドを主成分とする
抵抗ペーストを印刷する段階と、酸素を含まない
不活性または還元性雰囲気で前記印刷された抵抗
体を焼成する段階と、前記電子部品が搭載される
べき部分表面の銅めつき層に半田を介して電子部
品を取り付ける段階と、から成ることを特徴とす
るものである。
ナを主成分とするグリーンシートの表面にMo−
Mn、Ｗから選ばれた一つの導体材料を主成分と
する導体ペーストを所望パターンに印刷する段階
と、そのシートを還元雰囲気で焼成して前記導体
材料から成る導体層を有するセラミツク基板を形
成する段階と、前記セラミツク基板表面に導出す
る前記導体層の少なくとも抵抗接続端子部分表面
及び電子部品が搭載されるべき部分表面に銅めつ
き層を施す段階と、そのセラミツク基板の抵抗形
成領域に前記抵抗端子接続部分の銅めつき層に接
するようにしてランタンボライドを主成分とする
抵抗ペーストを印刷する段階と、酸素を含まない
不活性または還元性雰囲気で前記印刷された抵抗
体を焼成する段階と、前記電子部品が搭載される
べき部分表面の銅めつき層に半田を介して電子部
品を取り付ける段階と、から成ることを特徴とす
るものである。
第１図は本発明の一実施例によるセラミツク基
板の製造方法を示すフローチヤート、第２図ａ〜
ｃは同じく各製造段階でのワークの断面図、第３
図は同じくセラミツク基板の一部を示す平面図で
ある。
板の製造方法を示すフローチヤート、第２図ａ〜
ｃは同じく各製造段階でのワークの断面図、第３
図は同じくセラミツク基板の一部を示す平面図で
ある。
セラミツク基板を製造するには、先ずグリーン
シートおよび導体ペーストならびに絶縁ペースト
を用意した後、第２図ａに示すように、グリーン
シート１上に導体ペースト２および絶縁ペースト
３を繰り返して印刷し（第１図のフローチヤート
参照）、多層板４を形成する。そして、この多層
板４を常用の還元雰囲気で焼成して第２図ｂで示
すような焼成板５を形成し、第３図に示すよう
に、対となる抵抗接続端子６、部品搭載用ランド
７を含む配線層８を焼成板５の内部および表面に
亘つて設ける。
シートおよび導体ペーストならびに絶縁ペースト
を用意した後、第２図ａに示すように、グリーン
シート１上に導体ペースト２および絶縁ペースト
３を繰り返して印刷し（第１図のフローチヤート
参照）、多層板４を形成する。そして、この多層
板４を常用の還元雰囲気で焼成して第２図ｂで示
すような焼成板５を形成し、第３図に示すよう
に、対となる抵抗接続端子６、部品搭載用ランド
７を含む配線層８を焼成板５の内部および表面に
亘つて設ける。
前記グリーンシート１はアルミナ粉末にシリカ
などのフラツクスを加え、有機バインダによつて
シート状にしたものである。この結果、絶縁・導
体ペーストの印刷時にグリーンシート１はペース
ト中の溶剤を吸収し易くなり、印刷層の側方への
滲みが少なくなる。したがつて、印刷パターンの
微細化、精緻化が可能となり、前記部品搭載用ラ
ンド７の各間隙の縮小化も可能となる。
などのフラツクスを加え、有機バインダによつて
シート状にしたものである。この結果、絶縁・導
体ペーストの印刷時にグリーンシート１はペース
ト中の溶剤を吸収し易くなり、印刷層の側方への
滲みが少なくなる。したがつて、印刷パターンの
微細化、精緻化が可能となり、前記部品搭載用ラ
ンド７の各間隙の縮小化も可能となる。
前記導体ペーストはグリーンシート１の焼成温
度によつて劣化しないMo−Mn、Ｗ等の高耐熱
材料を主成分としている。そして、前記部品搭載
用ランド７の幅は10μｍ、ピツチは100μｍとな
り、従来のそれぞれの数値200μｍに対して大幅
に小さくなる。なお、実施例では部品搭載用ラド
ン７は多層板４に内部の導体ペースト層２にスル
ーホールに埋め込んだ導体ペーストによる接続部
９で電気的に接続された構造となつているが、多
層板４上に延在させて所定の導体ペースト層に接
続されるようにしてもよい。また、各導体ペース
ト層はたとえば20μｍ程度の厚さに、絶縁ペース
ト層はたとえば100μｍ程度の厚さに、グリーン
シート１はたとえば100μｍの厚さになつている。
度によつて劣化しないMo−Mn、Ｗ等の高耐熱
材料を主成分としている。そして、前記部品搭載
用ランド７の幅は10μｍ、ピツチは100μｍとな
り、従来のそれぞれの数値200μｍに対して大幅
に小さくなる。なお、実施例では部品搭載用ラド
ン７は多層板４に内部の導体ペースト層２にスル
ーホールに埋め込んだ導体ペーストによる接続部
９で電気的に接続された構造となつているが、多
層板４上に延在させて所定の導体ペースト層に接
続されるようにしてもよい。また、各導体ペース
ト層はたとえば20μｍ程度の厚さに、絶縁ペース
ト層はたとえば100μｍ程度の厚さに、グリーン
シート１はたとえば100μｍの厚さになつている。
つぎに、この多層板４を常用の焼成処理、すな
わち還元性雰囲気下で焼成し、硬化させる。導体
ペースト層は導体層１０となり、グリーンシート
１および絶縁ペースト層は一体化されたセラミツ
ク板１１となる。
わち還元性雰囲気下で焼成し、硬化させる。導体
ペースト層は導体層１０となり、グリーンシート
１および絶縁ペースト層は一体化されたセラミツ
ク板１１となる。
つぎに、銅めつき処理を施して、セラミツク板
１１の上面に露出している導体層１０の表面に
2μｍ程度の厚さに銅めつき膜１２を形成する
〔第２図ｂ参照〕。
１１の上面に露出している導体層１０の表面に
2μｍ程度の厚さに銅めつき膜１２を形成する
〔第２図ｂ参照〕。
つぎに、同図ｃに示すように、対となる抵抗接
続端子６間に亘つてランタンボライド（LaB6）
を主成分とする抵抗ペーストを印刷した後、中性
（不活性）あるいは還元性雰囲気で焼成（800〜
900℃で50分）し、抵抗（抵抗素子）１３を形成
する。このLaB6は印刷による銅厚膜に接続可能
な抵抗ペーストとして開発市販されているもので
あり、本発明者等によつて銅めつき膜との間でも
良好な電気的接続が行えることを実験によつて確
認しているものである。このLaB6は酸素を含ま
ない不活性（中性）ガス、あるいは還元ガス雰囲
気で焼成処理される特長がある。この結果、抵抗
形成時には、Ｗ等からなる前記導体層１０の酸化
は防止できることになり、導体層１０の劣化は生
じない。
続端子６間に亘つてランタンボライド（LaB6）
を主成分とする抵抗ペーストを印刷した後、中性
（不活性）あるいは還元性雰囲気で焼成（800〜
900℃で50分）し、抵抗（抵抗素子）１３を形成
する。このLaB6は印刷による銅厚膜に接続可能
な抵抗ペーストとして開発市販されているもので
あり、本発明者等によつて銅めつき膜との間でも
良好な電気的接続が行えることを実験によつて確
認しているものである。このLaB6は酸素を含ま
ない不活性（中性）ガス、あるいは還元ガス雰囲
気で焼成処理される特長がある。この結果、抵抗
形成時には、Ｗ等からなる前記導体層１０の酸化
は防止できることになり、導体層１０の劣化は生
じない。
このようなセラミツク基板１４にあつては、表
面の電子部品搭載用ランド７に半田を介して電子
部品であるICチツプ１６をフエイスダウン・ボ
ンデイングによつて固定する。半田１５はあらか
じめICチツプ１６の電極部にバンプ電極の形と
して形成しておく。
面の電子部品搭載用ランド７に半田を介して電子
部品であるICチツプ１６をフエイスダウン・ボ
ンデイングによつて固定する。半田１５はあらか
じめICチツプ１６の電極部にバンプ電極の形と
して形成しておく。
このような実施例によれば、導体層を形成する
ための導体ペーストの印刷は、吸湿性のあるグリ
ーンシート上に行なわれる。この結果、ペースト
中の溶剤がグリーンシートに印刷されてにじみが
起きず、微細パターン化が可能となる。したがつ
て、ICチツプ等の部品をフエイスダウン・ボン
デイングで実装する際の部品搭載用ランドの縮小
化、ランド間ピツチの狭小化が可能となり、部品
のバンプ電極に各ランドは適正に対応できるよう
になつて実装が可能となる。
ための導体ペーストの印刷は、吸湿性のあるグリ
ーンシート上に行なわれる。この結果、ペースト
中の溶剤がグリーンシートに印刷されてにじみが
起きず、微細パターン化が可能となる。したがつ
て、ICチツプ等の部品をフエイスダウン・ボン
デイングで実装する際の部品搭載用ランドの縮小
化、ランド間ピツチの狭小化が可能となり、部品
のバンプ電極に各ランドは適正に対応できるよう
になつて実装が可能となる。
また、配線層の表面は抵抗値が極めて小さい鋼
めつき膜で被われていることから、配線層の抵抗
値は従来に比較して小さくなる。また、銅めつき
膜は従来のようなガラスフリツト（シリカ）等を
含まないピユアーな鋼であることから、ICチツ
プ実装時に用いる半田との濡れ性が良好となり、
信頼度の高い実装が可能となる。
めつき膜で被われていることから、配線層の抵抗
値は従来に比較して小さくなる。また、銅めつき
膜は従来のようなガラスフリツト（シリカ）等を
含まないピユアーな鋼であることから、ICチツ
プ実装時に用いる半田との濡れ性が良好となり、
信頼度の高い実装が可能となる。
また、ランタンボライドは従来のカーボン抵抗
に比較して良質の抵抗を形作る。また、ランタン
ボライドの焼成は酸素を含まない雰囲気で行なえ
ることから、従来のように配線層を高価な金で被
う必要もなく、少なくともランタンボライドとの
接続部にのみ安価な銅を介在させればよくなる。
この結果、コストの低減が図れる。なお、露出す
る配線層全長に亘つて設ければ、前述のように配
線層の抵抗値の減少化、半田の濡れ性向上化を図
ることができるようになる。
に比較して良質の抵抗を形作る。また、ランタン
ボライドの焼成は酸素を含まない雰囲気で行なえ
ることから、従来のように配線層を高価な金で被
う必要もなく、少なくともランタンボライドとの
接続部にのみ安価な銅を介在させればよくなる。
この結果、コストの低減が図れる。なお、露出す
る配線層全長に亘つて設ければ、前述のように配
線層の抵抗値の減少化、半田の濡れ性向上化を図
ることができるようになる。
なお、本発明は前記実施例に限定されない。
以上のように、本発明によれば、精緻で抵抗値
が小さくかつ半田との濡れ性が良好な高品質の抵
抗素子を有するセラミツク基板を安価に提供する
ことができる。
が小さくかつ半田との濡れ性が良好な高品質の抵
抗素子を有するセラミツク基板を安価に提供する
ことができる。
第１図は本発明の一実施例によるセラミツク基
板の製造方法を示すフローチヤート、第２図ａ〜
ｃは同じく各製造段階でのワークの断面図、第３
図は同じくセラミツク基板の一部を示す平面図で
ある。 １……グリーンシート、２……導体ペースト、
３……絶縁ペースト、５……焼成板、６……抵抗
接続端子、７……部品搭載ランド、８……配線
層、１０……導体層、１２……銅めつき膜、１３
……抵抗、１４……セラミツク基板、１５……半
田、１６……ICチツプ。
板の製造方法を示すフローチヤート、第２図ａ〜
ｃは同じく各製造段階でのワークの断面図、第３
図は同じくセラミツク基板の一部を示す平面図で
ある。 １……グリーンシート、２……導体ペースト、
３……絶縁ペースト、５……焼成板、６……抵抗
接続端子、７……部品搭載ランド、８……配線
層、１０……導体層、１２……銅めつき膜、１３
……抵抗、１４……セラミツク基板、１５……半
田、１６……ICチツプ。
Claims (1)
- 【特許請求の範囲】 １ アルミナを主成分とするグリーンシートの表
面にMo−Mn、Ｗから選ばれた一つの導体材料
を主成分とする導体ペーストを所望パターンに印
刷する段階と、 そのシートを還元雰囲気で焼成して前記導体材
料から成る導体層を有するセラミツク基板を形成
する段階と、 前記セラミツク基板表面に導出する前記導体層
の少なくとも抵抗接続端子部分表面及び電子部品
が搭載されるべき部分表面に銅めつき層を施す段
階と、 そのセラミツク基板の抵抗形成領域に前記抵抗
端子接続部分の銅めつき層に接するようにしてラ
ンタンボライドを主成分とする抵抗ペーストを印
刷する段階と、 酸素を含まない不活性または還元性雰囲気で前
記印刷された抵抗体を焼成する段階と、 前記電子部品が搭載されるべき部分表面の銅め
つき層に半田を介して電子部品を取り付ける段階
と、 から成ることを特徴とする電子部品実装体の製造
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14114382A JPS5932194A (ja) | 1982-08-16 | 1982-08-16 | 電子部品実装体の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14114382A JPS5932194A (ja) | 1982-08-16 | 1982-08-16 | 電子部品実装体の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5932194A JPS5932194A (ja) | 1984-02-21 |
| JPH0430199B2 true JPH0430199B2 (ja) | 1992-05-21 |
Family
ID=15285160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14114382A Granted JPS5932194A (ja) | 1982-08-16 | 1982-08-16 | 電子部品実装体の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5932194A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254785A (ja) * | 1989-03-29 | 1990-10-15 | Ngk Insulators Ltd | 回路基板の製造法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6055961B2 (ja) * | 1980-04-14 | 1985-12-07 | 松下電器産業株式会社 | グレ−ズ低抗体付きアルミナ回路基板の製造方法 |
| JPS58153394A (ja) * | 1982-03-08 | 1983-09-12 | 日立化成工業株式会社 | 抵抗付セラミツク多層回路板の製造法 |
-
1982
- 1982-08-16 JP JP14114382A patent/JPS5932194A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5932194A (ja) | 1984-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| JPS5852900A (ja) | セラミツク多層配線板の製造方法 | |
| JPS5975695A (ja) | セラミツク厚膜回路基板 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JP2604416B2 (ja) | 複合積層セラミック部品 | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JP3176258B2 (ja) | 多層配線基板 | |
| JP2698517B2 (ja) | バンプ付基板 | |
| JPS6318356B2 (ja) | ||
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JPS58130590A (ja) | セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ | |
| JPH0521935A (ja) | 回路基板 | |
| JPH10215074A (ja) | セラミック多層基板およびその製造方法 | |
| JP2738603B2 (ja) | 回路基板 | |
| JPS6047496A (ja) | セラミツク基板 | |
| JPH05206598A (ja) | セラミック回路基板 | |
| JPH069307B2 (ja) | 複合回路基板の製造方法 | |
| JPH0544200B2 (ja) | ||
| JPH05136285A (ja) | セラミツク多層基板 | |
| JPS5932194A (ja) | 電子部品実装体の製造法 | |
| JPH05206635A (ja) | セラミック回路基板の製造方法 | |
| JPS58153394A (ja) | 抵抗付セラミツク多層回路板の製造法 | |
| JP2004266103A (ja) | 窒化アルミニウムメタライズ基板およびその製造方法 | |
| JPS5958848A (ja) | セラミツク配線基板の製造方法 | |
| JPS59116182A (ja) | セラミツク実装基板 |