JPS5932194A - 電子部品実装体の製造法 - Google Patents
電子部品実装体の製造法Info
- Publication number
- JPS5932194A JPS5932194A JP14114382A JP14114382A JPS5932194A JP S5932194 A JPS5932194 A JP S5932194A JP 14114382 A JP14114382 A JP 14114382A JP 14114382 A JP14114382 A JP 14114382A JP S5932194 A JPS5932194 A JP S5932194A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- conductor layer
- paste
- layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発ＢＡｔＩまセラミック基板、特に抵抗素子盆組み込
んだセラミック基板および七の製造方法に関する。 従来、アルミナ粉末にシリカ等のフランクス勿加え、さ
らに有機バインダで周めてシート状Ｖ（シたグリーンシ
ートに抵抗素子（単に抵抗とも称丁、、）？内蔵する場
合、（１）、り゛リーンシート孕還元性σ曲気で焼成し
て得たセラミンク板に低湛焼成の導体ペースト（ｆｃ１
１！：えは銅ペースト〕忙印刷した後、酸化性低崗与囲
気で焼成してη層抵抗を形成する方法、（２）、クリ−
シートを鋼元性券曲気で焼成して得たセラミック板の表
面のモリブデンい４０ ）−マンガン（Ｍｎ）あるイハ
タンクステン（Ｗ）等からなる導体層表面にめっ＠
んだセラミック基板および七の製造方法に関する。 従来、アルミナ粉末にシリカ等のフランクス勿加え、さ
らに有機バインダで周めてシート状Ｖ（シたグリーンシ
ートに抵抗素子（単に抵抗とも称丁、、）？内蔵する場
合、（１）、り゛リーンシート孕還元性σ曲気で焼成し
て得たセラミンク板に低湛焼成の導体ペースト（ｆｃ１
１！：えは銅ペースト〕忙印刷した後、酸化性低崗与囲
気で焼成してη層抵抗を形成する方法、（２）、クリ−
シートを鋼元性券曲気で焼成して得たセラミック板の表
面のモリブデンい４０ ）−マンガン（Ｍｎ）あるイハ
タンクステン（Ｗ）等からなる導体層表面にめっ＠
【施
して金めっき８（、＋ Ｔ Ｍつた後、抵抗形成領域に
カーボンペースト葡印４ｉｉｌＩ Ｌ、かつ焼成するこ
とによって抵抗音形成する方法、が知ら）１−ている。 しかし、前者の方法は焼成後のセラミック板上（ｔｃ４
体ペーストケ印刷するため、導体ペーストはセラミック
板上に滲むようにして拡がる傾向があり、精緻なパター
ンが作り難い。したがって、フェイスタウン・ボンナイ
ングチツブ用の接続用ランドのパターンも精緻とブｌす
φＢ、チップのＪｋ ｉｂ’４が稚しい、’Ｉｆこ、導
体ペースト（０１１ペースト）１：ｆ ：／／ ５スτ
君ｌｉｒため配線層の抵抗が人きくなる欠点があるとと
もに、’ｌ’ Ｅｌｌの濡才しが悪く、チップ搭載時の
接合Ｍ：が低い欠点がある。 ！Ｆ１こ、ｆ（台の導体層六面葡金めっき膜で被い酸化
４囲気１・の抵わ１、形ＪＪｙ、時ｌＣ導体層が酸化す
るの〒＋Ｖｊ ＩＬ′Ｔる）ｊ法Ｔｂ、ｆ、高仙ｊな金
ｒ用イルタメコスト７／’１ｉ４ ＜ ｌる岬点がある
とともに、カーボンペーストによる抵抗は信頼性が低い
欠点がある。 しｋがつ′Ｃ１木ウヘ明の目的社高品質の抵抗素子（抵
抗）葡イイするセラミック基板ｒ安価に提供することに
らる。 葦た、本発明の他の目的は抵抗素子Ｔｉ［する十ラミッ
ク基板の製造方法におい一〇、精緻な導体層パターンを
製造することができる七ラミック基板の製造方法ｒ提供
することにある。 さらに、本発明の曲の目的は抵抗素子ｔイ１する十ラミ
ック基板において、抵抗値が小Ａくかつ半田の濡れ性が
良好な導（＋層ケ・角するセラミック基板ｋｍ供するこ
とにある。 このような目的？達成するために本発明は、グリーンシ
ー トのｐ面に導体ベースＮｒＩ′）’を望パターンに
印刷するとともに還元性５１Ｆ、囲気で焼成して導体ノ
曽を有するセラばツク板を形Ｊ＆する工４里と、前記セ
ンミック板の７（面に露出する導体層の少なくとも抵抗
接続端子となる表面部分子餉め′）さ層こ・被う王権と
、前６已セラミツク板の抵抗形成領域にランタンポライ
ドｒ生成分とする抵抗ペーストケ印刷するとともに酸素
【苫″ｆ、ない中性（小活性）あるいは還元性４囲気で
焼成して抵抗ｒ形成する工程と、によって抵抗〒４１′
Ｔるセラミック基板ｒ製漬するものであって、以下実施
例により本発明ｒ説明する。 第１図は本発明の一実施例妃よるセラミック基。 板の製造方法を示すフローチャート、第２図ＩＲＩ〜ｌ
ｃｌは同じく各製造段階でのワークの断面図、第３図ｄ
同１；〈→てラミツク基板の一部を示す平面図である。 セラミック条板ｆ？４造するには、先ずグリーンシート
および１体ペーストならびに絶縁ペーストを川面した後
、第２図（８）に示すように、グリーン−７−ト１上に
導体ペースト２および絶縁ペースト３を杼り返しで印刷
しく第１図のフローチャート参照）、多層板４を形成す
る。そして、この多層板４を常用のＨ元疼囲気で焼成し
て第２図１ｂ＋で示すような焼成板５を形ｊｊｉ Ｌ、
第３図１ｃ下すように、対となる抵抗接続端子６３部品
搭載用ランド７を名む配線層８を焼ｌ戊板５の内部およ
び表面に亘つ−Ｃ設りる。 ＋Ｓｔｌ Ｎｔ２グリーンシートｌはアルミナ粉末にシ
リカなどのフラツクスを加え、有（幾バインダによって
シート状にしたものである。この結果、絶縁・導体ヘ−
Ｘｌ−の印刷時ニクリーンシートｌｔｊペースト中の溶
剤を吸収し易くなり、印刷層の側方への滲みが少なくな
る。したがって、印刷パターンの微細化、精緻化が可能
となり、前Ｈじ部品搭載用ランド７の各間隙の縮小化も
可能となる。 １’ｌｆ記導体ペーストはグリーンシート１の焼Ｊ戊現
度によっても劣化しないＭ□ −Ｍｎ、 Ｐ、ｌ−Ａｇ
。 Ｗ等の高耐熱拐料を主成分としでいる。そしで、前記部
品搭載用ランド７の１１１Ｍは１００／１ｍ、ピッチは
１．００７７ｍとなり、従来の七ｎぞれの数値２００、
＃ｍに対して大幅に小さくなる。なお、実施例でＶ、を
部品搭載用ランド７は多層板４の内部の４１４ペ一スト
層２にスルーホールに埋め込んだ導体ペーストによる接
続部９でＦｌ、気的に接続筋れた４ＩＩｖ造となってい
るが、多層板４上に延在させてＱｉ定の導体ペースト層
に接続されるようにしてもよ−。また、各導体ペースト
層はたとえば２０μｍ４４ｊｉ度の１νさに、葎Ｘ縁ペ
ースト層は友とえは１００μｍ程度の叶さに、グリーン
シート１はたとえば１００７１ｍのＩＩ １３６１−、
ｆ（７）でいる。 つきに、このど層仮４を常用の焼成処理、Ｔ々わち１■
元ｔ’ｉ、多’、：囲気Ｔで焼ＩＪい２、硬化式せる。 導体ベース１ノｒ／ｉｕ、 ７！ｆ、体層１ （Ｂ：ｆ
ｘす、りＩＩ −ｙ ’ｙ −）１すｒよび１１・１・
４ペ一スト層り、一体化さ７′１．たセラミック板１１
となる。 つ＠’＆’？’、 ＋ｉ・１めつき処理を施して、セラ
ミック板１１の上面ＶｔＪオ出している導体層】０の表
面に２μｍ程度の１−さに銅めつき膜１２を形成する〔
第２図ｆｂｌ参照〕。 つ＾ｐｖ、同図１ｃｌに示ｒように、対となる抵抗接子
１七９渚ｔ” ６間に亘ってランタンポライド（Ｌａ）
３１１）を主成分とする抵抗ペーストを印刷しに後、中
、性（不活（ｊｌ、）あるｌ／１は還元性雰囲気で焼Ｉ
戎（８０１，１〜９０ （ｌ Ｃ−Ｉ： ５０分すし、
抵抗（ｔｉｔ抗素子）１３ｙ）ヒＤｖ、する。この１＋
（Ｉ Ｂ ６は印刷にょる銅ｊψ膜に接続Ｉ′ｉ１能
なＩａ抗ペーストとして開発市販路れ１いるものであり
、木づ＾明者等にζよって銅めっ＠膜との間でも艮ｔｌ
（な市、夕（的接続が行えること？実験によって確イぢ
しでいるものである。このＬａＢ６は酸素を含ま々い不
活性（中性）ガス、あるいは還ｉしガス纒囲気で焼成処
理さｎ、るｌ臣長がある。この結果、抵抗形成時には、
Ｗ等からなる前記導体層１０の酸化は防止できることに
なり、４体層ＩＯの劣化ｔよ生しない。 このようなセラミック基板１４にあってｔま、表面の部
品搭載用ランド７に半田１５を弁してＩＣチップ１６を
フェイスダウンΦボンディングによって固定する。半田
１５はあらかじめＩＣチップ１Ｇのｉｔ極部にバンプ電
極の形として形成しておく。 このような実施例によれは、導体層全形成するための導
電ペーストの印刷は、吸湿性のめるグリーンシート上に
行なわ７’Ｌる。この結果、ペースト中の溶剤がグリー
ンシートに印刷されてにじみが起きず、微粗パターン化
がｏＪ能となる。したがって、ＩＣチップ等の部品をフ
ェイスダウン争ボンディングで実装する際の部品搭載用
ランドの縮小化、ランド間ピッチの狭小化がｂ」能とな
り、部品のバンプＭＬ極に各ランドｌｌＪ、適正に対応
できるようになって実装がＩｊ］能となる。 また、配線層の入面は抵抗値が極めて小さい銅めつ＠
７１４％でフルわｊＬでいることから、配線層の抵抗値
は従来に比較１．て小さくなる。また、銅めっき膜はゲ
：来の、しうなガラスフリット（シリカ）等ヲ含１ない
ピュアーな銅であることから、ＩＣチップ実装時に用込
る”ｌ’ｌｌｌとの＃Ｓれ性が良好となり、信Ｉｌ１度
の高い実装が内油となる。 また、ランタンホライドは従来のカーボン抵抗に比較し
て良質の抵抗を形作る。また、ランタンポライドの焼成
は酸素を含１ない分囲気で行なえることから、従来のよ
うｒ（配線層を高価な金で被う必装もなく、少なくとも
ランタンポライドとの接続部にのみ安■１な帽を弁（Ｅ
さ−じればよくなる。 この結堅、コストの低減が図れる。なお、鋼めっさはラ
ンタンポライドとの接続のためには配線層の抵抗４軽続
端子部分にのみ形成丁れはよいわけであるが、へ用ｊ〜
る配線層全長に亘って設けＩＬは、前スホのよう（／Ｌ
配紳層の抵抗１ｕｔの減少化、半１１ＪＪの濡れ性向ト
化を１ソすることができるようになる。 なお、本発明は前記実施例に限定されない。 以上のように、本発明によ１１ば、精緻で抵抗値が小さ
くかつ半田との濡れ性が艮好な部品５ｑの抵抗素子を有
するセラミック基板を安価に提供することができる。
して金めっき８（、＋ Ｔ Ｍつた後、抵抗形成領域に
カーボンペースト葡印４ｉｉｌＩ Ｌ、かつ焼成するこ
とによって抵抗音形成する方法、が知ら）１−ている。 しかし、前者の方法は焼成後のセラミック板上（ｔｃ４
体ペーストケ印刷するため、導体ペーストはセラミック
板上に滲むようにして拡がる傾向があり、精緻なパター
ンが作り難い。したがって、フェイスタウン・ボンナイ
ングチツブ用の接続用ランドのパターンも精緻とブｌす
φＢ、チップのＪｋ ｉｂ’４が稚しい、’Ｉｆこ、導
体ペースト（０１１ペースト）１：ｆ ：／／ ５スτ
君ｌｉｒため配線層の抵抗が人きくなる欠点があるとと
もに、’ｌ’ Ｅｌｌの濡才しが悪く、チップ搭載時の
接合Ｍ：が低い欠点がある。 ！Ｆ１こ、ｆ（台の導体層六面葡金めっき膜で被い酸化
４囲気１・の抵わ１、形ＪＪｙ、時ｌＣ導体層が酸化す
るの〒＋Ｖｊ ＩＬ′Ｔる）ｊ法Ｔｂ、ｆ、高仙ｊな金
ｒ用イルタメコスト７／’１ｉ４ ＜ ｌる岬点がある
とともに、カーボンペーストによる抵抗は信頼性が低い
欠点がある。 しｋがつ′Ｃ１木ウヘ明の目的社高品質の抵抗素子（抵
抗）葡イイするセラミック基板ｒ安価に提供することに
らる。 葦た、本発明の他の目的は抵抗素子Ｔｉ［する十ラミッ
ク基板の製造方法におい一〇、精緻な導体層パターンを
製造することができる七ラミック基板の製造方法ｒ提供
することにある。 さらに、本発明の曲の目的は抵抗素子ｔイ１する十ラミ
ック基板において、抵抗値が小Ａくかつ半田の濡れ性が
良好な導（＋層ケ・角するセラミック基板ｋｍ供するこ
とにある。 このような目的？達成するために本発明は、グリーンシ
ー トのｐ面に導体ベースＮｒＩ′）’を望パターンに
印刷するとともに還元性５１Ｆ、囲気で焼成して導体ノ
曽を有するセラばツク板を形Ｊ＆する工４里と、前記セ
ンミック板の７（面に露出する導体層の少なくとも抵抗
接続端子となる表面部分子餉め′）さ層こ・被う王権と
、前６已セラミツク板の抵抗形成領域にランタンポライ
ドｒ生成分とする抵抗ペーストケ印刷するとともに酸素
【苫″ｆ、ない中性（小活性）あるいは還元性４囲気で
焼成して抵抗ｒ形成する工程と、によって抵抗〒４１′
Ｔるセラミック基板ｒ製漬するものであって、以下実施
例により本発明ｒ説明する。 第１図は本発明の一実施例妃よるセラミック基。 板の製造方法を示すフローチャート、第２図ＩＲＩ〜ｌ
ｃｌは同じく各製造段階でのワークの断面図、第３図ｄ
同１；〈→てラミツク基板の一部を示す平面図である。 セラミック条板ｆ？４造するには、先ずグリーンシート
および１体ペーストならびに絶縁ペーストを川面した後
、第２図（８）に示すように、グリーン−７−ト１上に
導体ペースト２および絶縁ペースト３を杼り返しで印刷
しく第１図のフローチャート参照）、多層板４を形成す
る。そして、この多層板４を常用のＨ元疼囲気で焼成し
て第２図１ｂ＋で示すような焼成板５を形ｊｊｉ Ｌ、
第３図１ｃ下すように、対となる抵抗接続端子６３部品
搭載用ランド７を名む配線層８を焼ｌ戊板５の内部およ
び表面に亘つ−Ｃ設りる。 ＋Ｓｔｌ Ｎｔ２グリーンシートｌはアルミナ粉末にシ
リカなどのフラツクスを加え、有（幾バインダによって
シート状にしたものである。この結果、絶縁・導体ヘ−
Ｘｌ−の印刷時ニクリーンシートｌｔｊペースト中の溶
剤を吸収し易くなり、印刷層の側方への滲みが少なくな
る。したがって、印刷パターンの微細化、精緻化が可能
となり、前Ｈじ部品搭載用ランド７の各間隙の縮小化も
可能となる。 １’ｌｆ記導体ペーストはグリーンシート１の焼Ｊ戊現
度によっても劣化しないＭ□ −Ｍｎ、 Ｐ、ｌ−Ａｇ
。 Ｗ等の高耐熱拐料を主成分としでいる。そしで、前記部
品搭載用ランド７の１１１Ｍは１００／１ｍ、ピッチは
１．００７７ｍとなり、従来の七ｎぞれの数値２００、
＃ｍに対して大幅に小さくなる。なお、実施例でＶ、を
部品搭載用ランド７は多層板４の内部の４１４ペ一スト
層２にスルーホールに埋め込んだ導体ペーストによる接
続部９でＦｌ、気的に接続筋れた４ＩＩｖ造となってい
るが、多層板４上に延在させてＱｉ定の導体ペースト層
に接続されるようにしてもよ−。また、各導体ペースト
層はたとえば２０μｍ４４ｊｉ度の１νさに、葎Ｘ縁ペ
ースト層は友とえは１００μｍ程度の叶さに、グリーン
シート１はたとえば１００７１ｍのＩＩ １３６１−、
ｆ（７）でいる。 つきに、このど層仮４を常用の焼成処理、Ｔ々わち１■
元ｔ’ｉ、多’、：囲気Ｔで焼ＩＪい２、硬化式せる。 導体ベース１ノｒ／ｉｕ、 ７！ｆ、体層１ （Ｂ：ｆ
ｘす、りＩＩ −ｙ ’ｙ −）１すｒよび１１・１・
４ペ一スト層り、一体化さ７′１．たセラミック板１１
となる。 つ＠’＆’？’、 ＋ｉ・１めつき処理を施して、セラ
ミック板１１の上面ＶｔＪオ出している導体層】０の表
面に２μｍ程度の１−さに銅めつき膜１２を形成する〔
第２図ｆｂｌ参照〕。 つ＾ｐｖ、同図１ｃｌに示ｒように、対となる抵抗接子
１七９渚ｔ” ６間に亘ってランタンポライド（Ｌａ）
３１１）を主成分とする抵抗ペーストを印刷しに後、中
、性（不活（ｊｌ、）あるｌ／１は還元性雰囲気で焼Ｉ
戎（８０１，１〜９０ （ｌ Ｃ−Ｉ： ５０分すし、
抵抗（ｔｉｔ抗素子）１３ｙ）ヒＤｖ、する。この１＋
（Ｉ Ｂ ６は印刷にょる銅ｊψ膜に接続Ｉ′ｉ１能
なＩａ抗ペーストとして開発市販路れ１いるものであり
、木づ＾明者等にζよって銅めっ＠膜との間でも艮ｔｌ
（な市、夕（的接続が行えること？実験によって確イぢ
しでいるものである。このＬａＢ６は酸素を含ま々い不
活性（中性）ガス、あるいは還ｉしガス纒囲気で焼成処
理さｎ、るｌ臣長がある。この結果、抵抗形成時には、
Ｗ等からなる前記導体層１０の酸化は防止できることに
なり、４体層ＩＯの劣化ｔよ生しない。 このようなセラミック基板１４にあってｔま、表面の部
品搭載用ランド７に半田１５を弁してＩＣチップ１６を
フェイスダウンΦボンディングによって固定する。半田
１５はあらかじめＩＣチップ１Ｇのｉｔ極部にバンプ電
極の形として形成しておく。 このような実施例によれは、導体層全形成するための導
電ペーストの印刷は、吸湿性のめるグリーンシート上に
行なわ７’Ｌる。この結果、ペースト中の溶剤がグリー
ンシートに印刷されてにじみが起きず、微粗パターン化
がｏＪ能となる。したがって、ＩＣチップ等の部品をフ
ェイスダウン争ボンディングで実装する際の部品搭載用
ランドの縮小化、ランド間ピッチの狭小化がｂ」能とな
り、部品のバンプＭＬ極に各ランドｌｌＪ、適正に対応
できるようになって実装がＩｊ］能となる。 また、配線層の入面は抵抗値が極めて小さい銅めつ＠
７１４％でフルわｊＬでいることから、配線層の抵抗値
は従来に比較１．て小さくなる。また、銅めっき膜はゲ
：来の、しうなガラスフリット（シリカ）等ヲ含１ない
ピュアーな銅であることから、ＩＣチップ実装時に用込
る”ｌ’ｌｌｌとの＃Ｓれ性が良好となり、信Ｉｌ１度
の高い実装が内油となる。 また、ランタンホライドは従来のカーボン抵抗に比較し
て良質の抵抗を形作る。また、ランタンポライドの焼成
は酸素を含１ない分囲気で行なえることから、従来のよ
うｒ（配線層を高価な金で被う必装もなく、少なくとも
ランタンポライドとの接続部にのみ安■１な帽を弁（Ｅ
さ−じればよくなる。 この結堅、コストの低減が図れる。なお、鋼めっさはラ
ンタンポライドとの接続のためには配線層の抵抗４軽続
端子部分にのみ形成丁れはよいわけであるが、へ用ｊ〜
る配線層全長に亘って設けＩＬは、前スホのよう（／Ｌ
配紳層の抵抗１ｕｔの減少化、半１１ＪＪの濡れ性向ト
化を１ソすることができるようになる。 なお、本発明は前記実施例に限定されない。 以上のように、本発明によ１１ば、精緻で抵抗値が小さ
くかつ半田との濡れ性が艮好な部品５ｑの抵抗素子を有
するセラミック基板を安価に提供することができる。
第１図は本発明の一実施例による七ラミック基板の製造
方法を示すフローチャート、 第２図＋Ｒ１〜（ｃｌは同じく各製造段階でのワークの
断面図、 第３図は同じくセラミック基板の一部を示す平面図であ
る。 １・・・グリーンシート、２・・・導体ペースト、３・
・・絶縁ペースト、５・・・焼成板、６・・・抵抗接続
端子、７・・・部品搭載ランド、８・・・配＋ｖｉ！層
、１０・・・４体層、１２・・・銅めつき膜、１３・・
・抵抗、１４・・・セラミック基板、１５・・・半田、
１６・・ＩＣチップ。
方法を示すフローチャート、 第２図＋Ｒ１〜（ｃｌは同じく各製造段階でのワークの
断面図、 第３図は同じくセラミック基板の一部を示す平面図であ
る。 １・・・グリーンシート、２・・・導体ペースト、３・
・・絶縁ペースト、５・・・焼成板、６・・・抵抗接続
端子、７・・・部品搭載ランド、８・・・配＋ｖｉ！層
、１０・・・４体層、１２・・・銅めつき膜、１３・・
・抵抗、１４・・・セラミック基板、１５・・・半田、
１６・・ＩＣチップ。
Claims (1)
- 【特許請求の範囲】 １、導体層および導体層に接続さｔする抵抗奮有するセ
ラミック基板において、前記抵抗はランタンポライドか
らなるとともに、抵抗は導体層−ヒに部分的または全体
的に形成された銅めっき膜ケ弁して導体）ｔ４に接続さ
れてｂること７脣徴とするセラミック基板。 ２ 前６【シ導体層の−ｆ（Ｂは部品搭載用ランドとな
っていること盆１１脣徴するｌｒ！ｆＮ’ｆ ｉｉ’Ｊ
求のヰ１」、開田１項記載の一トラミンク基板１． ３、 グリーンシートの身゛ぐ菌Ｉに導１本ペーストヶ
所望パターンに印刷するとともに点元性迩１１１１気で
焼成し、 −Ｌ Ｌ’ｆ Ｉ’ｔ’ 、Ｉ咄１１−１−
る士うミンク板？形成する工程と、目１１ｒｔ＋、セラ
ミック板のｐ面にｙに出する導体層のり２なくとも抵抗
接続ΔＩＡ子となる表面部分ケ銅めっき層で被う」杵と
、…］Ｕ＋、；セラミック板の抵抗形成ｉ１１″１城し
てランタンポライドを主成分とする抵抗ペーストヶ印刷
するとともに酸素葡含！ない中性るる因は還元性宵囲惣
で焼成して抵抗ケ形成する工４４４と、からなる七ラミ
ック基板のＨｊ”ｌｘ方法。 ４、前記導体層の一部は部品搭載用ランドとなっている
ことｒ特徴とする％Ｗｌ′−梢求の範囲第３項記載のセ
ラミック基板の段端方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14114382A JPS5932194A (ja) | 1982-08-16 | 1982-08-16 | 電子部品実装体の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14114382A JPS5932194A (ja) | 1982-08-16 | 1982-08-16 | 電子部品実装体の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5932194A true JPS5932194A (ja) | 1984-02-21 |
| JPH0430199B2 JPH0430199B2 (ja) | 1992-05-21 |
Family
ID=15285160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14114382A Granted JPS5932194A (ja) | 1982-08-16 | 1982-08-16 | 電子部品実装体の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5932194A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254785A (ja) * | 1989-03-29 | 1990-10-15 | Ngk Insulators Ltd | 回路基板の製造法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56146201A (en) * | 1980-04-14 | 1981-11-13 | Matsushita Electric Industrial Co Ltd | Alumina circuit board with glazed resistor |
| JPS58153394A (ja) * | 1982-03-08 | 1983-09-12 | 日立化成工業株式会社 | 抵抗付セラミツク多層回路板の製造法 |
-
1982
- 1982-08-16 JP JP14114382A patent/JPS5932194A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56146201A (en) * | 1980-04-14 | 1981-11-13 | Matsushita Electric Industrial Co Ltd | Alumina circuit board with glazed resistor |
| JPS58153394A (ja) * | 1982-03-08 | 1983-09-12 | 日立化成工業株式会社 | 抵抗付セラミツク多層回路板の製造法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254785A (ja) * | 1989-03-29 | 1990-10-15 | Ngk Insulators Ltd | 回路基板の製造法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0430199B2 (ja) | 1992-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5852900A (ja) | セラミツク多層配線板の製造方法 | |
| JPWO2008081758A1 (ja) | 窒化アルミニウムメタライズド基板の製造方法 | |
| US5252519A (en) | Multilayered ceramic substrate and method of manufacturing the same | |
| JPS5975695A (ja) | セラミツク厚膜回路基板 | |
| JPH08298359A (ja) | 銅厚膜回路基板 | |
| JPH0430199B2 (ja) | ||
| JP2757949B2 (ja) | チップ状電子部品 | |
| JPS6318356B2 (ja) | ||
| JP2898721B2 (ja) | セラミック多層基板およびその製造方法 | |
| JPS582066Y2 (ja) | 多層配線板 | |
| JPS6318691A (ja) | 導電ペ−スト回路表面のメタライズ法 | |
| JP2002043747A (ja) | 多層セラミック基板の製造方法 | |
| JPS6381894A (ja) | セラミツクス回路基板の製造方法 | |
| JP2003037010A (ja) | チップ積層型電子部品およびその製造方法 | |
| JPS635594A (ja) | 多層セラミツク基板 | |
| JPS60246602A (ja) | 抵抗部品およびその製造方法 | |
| JPS62176191A (ja) | 厚膜混成集積回路の部品半田付け用パツド | |
| JPS6289344A (ja) | 多層配線基板の製造方法 | |
| JPS6122692A (ja) | 多層配線基板およびその製造方法 | |
| JPS59178793A (ja) | セラミツク印刷回路基板 | |
| JP2005039070A (ja) | 厚膜回路基板 | |
| JPH069307B2 (ja) | 複合回路基板の製造方法 | |
| JPS6077187A (ja) | セラミツク電子部品及びその製造法 | |
| JPS5918669A (ja) | 厚膜回路の形成法 | |
| JPH03116846A (ja) | 混成集積回路及びその製造方法 |