JPS6329549A - 多層配線構造 - Google Patents
多層配線構造Info
- Publication number
- JPS6329549A JPS6329549A JP17156286A JP17156286A JPS6329549A JP S6329549 A JPS6329549 A JP S6329549A JP 17156286 A JP17156286 A JP 17156286A JP 17156286 A JP17156286 A JP 17156286A JP S6329549 A JPS6329549 A JP S6329549A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- pedestals
- interlayer insulating
- interconnection
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線構造に関し、特にペデスタルを用いて
上下配線間の接続を行ってなる多層配線構造に関するも
のである。
上下配線間の接続を行ってなる多層配線構造に関するも
のである。
一般に多層配線構造では、下層配線と上層配線とを眉間
絶縁膜に開設したスルーホールを通して電気的に接続す
る必要がある。従来、この種のスルーホールは、選択エ
ツチング法によって層間絶縁膜に微細な孔を開設してい
るが、この孔が所定寸法以下であると上側配線材料を孔
内に充填させることが不可能になり、電気的接続が不能
となる。
絶縁膜に開設したスルーホールを通して電気的に接続す
る必要がある。従来、この種のスルーホールは、選択エ
ツチング法によって層間絶縁膜に微細な孔を開設してい
るが、この孔が所定寸法以下であると上側配線材料を孔
内に充填させることが不可能になり、電気的接続が不能
となる。
このため、孔の寸法は所定以上に形成することが要求さ
れ、半導体装置の微細化の障害になる。
れ、半導体装置の微細化の障害になる。
このようなことから、近年ではペデスタルを利用した接
続構造が提案され、半導体装置の微細化を向上する上で
有効なものとされている。
続構造が提案され、半導体装置の微細化を向上する上で
有効なものとされている。
このペデスタルを用いた接続構造は、第３図のように、
基板１１の絶縁膜１２上に設けた下側配線１３上にペデ
スタル１４を立設しておき、この上に層間絶縁膜１５を
厚く形成し、かつこの眉間寒色縁膜１５をエツチングハ
ックしてペデスタル１４の上端部を層間絶縁膜１５上に
露呈させている。
基板１１の絶縁膜１２上に設けた下側配線１３上にペデ
スタル１４を立設しておき、この上に層間絶縁膜１５を
厚く形成し、かつこの眉間寒色縁膜１５をエツチングハ
ックしてペデスタル１４の上端部を層間絶縁膜１５上に
露呈させている。
そして、上側配線１６を所要パターンで形成して゛こノ
ヘデスタル１４に接続させることにより、このペデスタ
ル１４を介して上、下記線１３．１５を相互に電気接続
することができる。
ヘデスタル１４に接続させることにより、このペデスタ
ル１４を介して上、下記線１３．１５を相互に電気接続
することができる。
このペデスタルを用いた接続構造を構成する場合、層間
絶縁膜１５の形成には通常バイアススパッタ法が利用さ
れるが、下側配線１３の面積が大きい場合には、第４図
に仮想線で示すようにこの下側配線１３上で層間絶縁膜
１５が他の部位よりも厚く形成されることになる。この
ため、この状態でエツチングハックを行うと、同図実線
のように面積の大きな下側配線１３上に層間絶縁膜１５
の一部が残存されることになり、上側配線１６との接触
面積が低減されて接続抵抗の増大を招き、素子特性の低
下を招くことがある。また、場合によってはエツチング
バックが十分でなく、接続不良を生じることもある。
絶縁膜１５の形成には通常バイアススパッタ法が利用さ
れるが、下側配線１３の面積が大きい場合には、第４図
に仮想線で示すようにこの下側配線１３上で層間絶縁膜
１５が他の部位よりも厚く形成されることになる。この
ため、この状態でエツチングハックを行うと、同図実線
のように面積の大きな下側配線１３上に層間絶縁膜１５
の一部が残存されることになり、上側配線１６との接触
面積が低減されて接続抵抗の増大を招き、素子特性の低
下を招くことがある。また、場合によってはエツチング
バックが十分でなく、接続不良を生じることもある。
本発明の目的は、面積の大きな下側配線における上側配
線との電気接続を良好に行うことのできる多層配線構造
を提供することにある。
線との電気接続を良好に行うことのできる多層配線構造
を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、面積の大きな下側配線上に複数のペデスタル
を独立して立設し、この上にエッチングバックによって
ペデスタル上端部を露呈させた層間絶縁膜を形成し、こ
の上に上側配線を形成した構成としている。
を独立して立設し、この上にエッチングバックによって
ペデスタル上端部を露呈させた層間絶縁膜を形成し、こ
の上に上側配線を形成した構成としている。
この構成によれば、層間絶縁膜は複数のペデスタル上に
形成することになるため、眉間絶縁膜をバイアススパッ
タ法で形成する場合にもこの部分での膜厚が大きくなる
ことがなく、眉間絶縁膜のエッチングバックによってペ
デスタル上面を確実に露呈させ、上側配線との接続を高
信頌度で行うことができる。
形成することになるため、眉間絶縁膜をバイアススパッ
タ法で形成する場合にもこの部分での膜厚が大きくなる
ことがなく、眉間絶縁膜のエッチングバックによってペ
デスタル上面を確実に露呈させ、上側配線との接続を高
信頌度で行うことができる。
〔実施例：
第１図（ａ）、 （ｂ）は本発明の一実施例の平面図
及びその断面図であり、ここでは２層配線構造に本発明
を適用した実施例を示している。
及びその断面図であり、ここでは２層配線構造に本発明
を適用した実施例を示している。
第１図において、シリコン基板ｌの表面の絶縁膜２上に
は、下側配線としてのアルミニウム配線３を所要パター
ンに形成しており、このアルミニウム配線３の表面には
モリブデン等の金属薄膜４を一体に形成している。そし
て、このアルミニウム配線３上には所要厚さのアルミニ
ウム膜を微細パターンに形成したペデスタル５を立設し
ている。
は、下側配線としてのアルミニウム配線３を所要パター
ンに形成しており、このアルミニウム配線３の表面には
モリブデン等の金属薄膜４を一体に形成している。そし
て、このアルミニウム配線３上には所要厚さのアルミニ
ウム膜を微細パターンに形成したペデスタル５を立設し
ている。
この場合、線幅が５μｍ以上の広い幅のアルミニウム配
線３上には微細パターンのペデスタル５を夫々独立して
複数個立設し、これらペデスタル５のトータルの面積が
所要の面積となるように設定している。
線３上には微細パターンのペデスタル５を夫々独立して
複数個立設し、これらペデスタル５のトータルの面積が
所要の面積となるように設定している。
そして、前記アルミニウム配線３及びこれらペデスタル
５を覆うように層間絶縁膜６を形成し、この層間絶縁膜
６の上部に前記ペデスタル５の上端部を露呈させる。更
に、層間絶縁膜６上には所要パターンの上側配線として
のアルミニウム配線７を形成して前記ペデスタル５に接
続し、このペデスタル５を介して上、下の各アルミニウ
ム配線３．７を相互に電気接続している。
５を覆うように層間絶縁膜６を形成し、この層間絶縁膜
６の上部に前記ペデスタル５の上端部を露呈させる。更
に、層間絶縁膜６上には所要パターンの上側配線として
のアルミニウム配線７を形成して前記ペデスタル５に接
続し、このペデスタル５を介して上、下の各アルミニウ
ム配線３．７を相互に電気接続している。
第２図は、前記配線構造を製造する際の工程を示す断面
図である。
図である。
即ち、同図（ａ）のようにアルミニウム配線３上にモリ
ブデン膜４を形成した後、アルミニウム膜を所要厚さに
形成し、更にこのアルミニウム膜をフォトリソグラフィ
技術等を利用してパターニングし、ペデスタル５を立設
状態に形成する。この際ペデスタル５は微細面積に構成
し、かつこれを夫々独立して複数個立設している。
ブデン膜４を形成した後、アルミニウム膜を所要厚さに
形成し、更にこのアルミニウム膜をフォトリソグラフィ
技術等を利用してパターニングし、ペデスタル５を立設
状態に形成する。この際ペデスタル５は微細面積に構成
し、かつこれを夫々独立して複数個立設している。
次いで、この上にバイアススパッタ法により、層間絶縁
膜６を形成する。この時、眉間絶縁膜６はペデスタル５
が完全に覆われるような厚さに形成する。このとき線幅
の大きなアルミニウム配線３においても、ペデスタル５
は微細パターンのものを複数個立設させた構造としてい
るため、アルミニウム配′！ａ３上に形成される眉間絶
縁膜６は部分的に厚さが増大されることはなく、他の部
分と略等しい厚さに形成される。
膜６を形成する。この時、眉間絶縁膜６はペデスタル５
が完全に覆われるような厚さに形成する。このとき線幅
の大きなアルミニウム配線３においても、ペデスタル５
は微細パターンのものを複数個立設させた構造としてい
るため、アルミニウム配′！ａ３上に形成される眉間絶
縁膜６は部分的に厚さが増大されることはなく、他の部
分と略等しい厚さに形成される。
したがって、この後に眉間絶縁膜６をエツチングバック
処理すれば、同図（ｂ）のように眉間絶縁膜６は略均−
に厚さが減少され、全てのペデスタル５の上端部が略等
しく層間絶縁膜６上に露呈されることになる。
処理すれば、同図（ｂ）のように眉間絶縁膜６は略均−
に厚さが減少され、全てのペデスタル５の上端部が略等
しく層間絶縁膜６上に露呈されることになる。
これにより、層間絶縁膜６上にアルミニウム配線７を形
成すれば、アルミニウム配ｖＡ７は全てのペデスタル５
と確実に接続され、結果としてアルミニウム配線３に接
続されることになる。
成すれば、アルミニウム配ｖＡ７は全てのペデスタル５
と確実に接続され、結果としてアルミニウム配線３に接
続されることになる。
この構成によれば、層間絶縁膜６をエッチングバックし
た際に、ペデスタル５上に眉間絶縁膜６が残存されるこ
とがないので、ペデスタル５の上端部を上側アルミニウ
ム配線７に確実に接続でき、上、下のアルミニウム配線
３，７を高（８傾度で電気接続できる。
た際に、ペデスタル５上に眉間絶縁膜６が残存されるこ
とがないので、ペデスタル５の上端部を上側アルミニウ
ム配線７に確実に接続でき、上、下のアルミニウム配線
３，７を高（８傾度で電気接続できる。
なお、複数個のペデスタル５のトータルの断面積は接続
に必要な面積に設定しているので、電気砥抗が増大され
ることもない。
に必要な面積に設定しているので、電気砥抗が増大され
ることもない。
上述した実施例によれば次の効果を得ることができる。
（１）面積の大きな下側配線上に複数のペデスタルを独
立して立設し、この上に層間絶縁膜を形成しかつ上側配
線を形成しているので、層間１１Ｔｈ ’４＆膜をバイ
アススパッタ法で形成する場合にもこの部分での膜厚が
大きくなることがなく、層間絶縁膜のエッチングバック
によってペデスタル上面を確実に露呈させ、上側配線と
の接続を高信頬度で行うことができる。
立して立設し、この上に層間絶縁膜を形成しかつ上側配
線を形成しているので、層間１１Ｔｈ ’４＆膜をバイ
アススパッタ法で形成する場合にもこの部分での膜厚が
大きくなることがなく、層間絶縁膜のエッチングバック
によってペデスタル上面を確実に露呈させ、上側配線と
の接続を高信頬度で行うことができる。
（２）ペデスタルを利用して上、下の配線を電気接続し
ているので、眉間絶縁膜にスルーホールを開設して接続
する構造に比較してスルーホールの微細化を図ることが
できる。
ているので、眉間絶縁膜にスルーホールを開設して接続
する構造に比較してスルーホールの微細化を図ることが
できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、ペデスタルは
図示以外の数で構成することができ、その平面配列も実
施例のものに限定されることはない。
具体的に説明したが、本発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、ペデスタルは
図示以外の数で構成することができ、その平面配列も実
施例のものに限定されることはない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の第１層
と第２Ｎの各配線を電気接続する場合に適用した場合に
ついて説明したが、それに限定されるものではなく、第
２層以上の配線間を電気接続する場合にも同様に適用で
きる。
をその背景となった利用分野である半導体装置の第１層
と第２Ｎの各配線を電気接続する場合に適用した場合に
ついて説明したが、それに限定されるものではなく、第
２層以上の配線間を電気接続する場合にも同様に適用で
きる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、面積の大きな下側配線上に複数のペデスタル
を独立して立設し、この上にエッチングバックによって
ペデスタル上端部を露呈させた層間絶縁膜を形成し、こ
の上に上側配線を形成した構成としているので、層間絶
縁膜は複数のペデスタル上に形成することになり、層間
絶縁膜をバイアススパッタ法で形成する場合にもこの部
分での膜厚が大きくなることがなく、層間絶縁膜の工５
・チングバンクによってペデスタル上面を確実に露呈さ
せ、上側配線との接続を高信顛度で行うことができる。
を独立して立設し、この上にエッチングバックによって
ペデスタル上端部を露呈させた層間絶縁膜を形成し、こ
の上に上側配線を形成した構成としているので、層間絶
縁膜は複数のペデスタル上に形成することになり、層間
絶縁膜をバイアススパッタ法で形成する場合にもこの部
分での膜厚が大きくなることがなく、層間絶縁膜の工５
・チングバンクによってペデスタル上面を確実に露呈さ
せ、上側配線との接続を高信顛度で行うことができる。
第１図（ａ）、 （ｂ）は本発明の一実施例の平面図
及びその断面図、 第２図（ａ）、 （ｂ）は型造工程の一部を示す断面
図、 第３図は従来構造を示す断面図、 第４図は従来の問題点を示す断面Ｍである。 １・・・シリコン基板、２・・・（色縁膜、３・・・下
側アルミニウム配線、４・・・モリブデン膜、５・・・
ペデスタル、６・・・層間絶縁膜、７・・・上側アルミ
ニウム配線、１１・・・シリコン基板、１２・・・絶縁
膜、１３・・下側配線、１４・・・ペデスタル、１５・
・・層間系色縁！！ｑ、１６第 １ 図 （ｃＬ’＋ づ 第 ２ 図 ＜Ｉｂ） 、３ ３ ′″７
及びその断面図、 第２図（ａ）、 （ｂ）は型造工程の一部を示す断面
図、 第３図は従来構造を示す断面図、 第４図は従来の問題点を示す断面Ｍである。 １・・・シリコン基板、２・・・（色縁膜、３・・・下
側アルミニウム配線、４・・・モリブデン膜、５・・・
ペデスタル、６・・・層間絶縁膜、７・・・上側アルミ
ニウム配線、１１・・・シリコン基板、１２・・・絶縁
膜、１３・・下側配線、１４・・・ペデスタル、１５・
・・層間系色縁！！ｑ、１６第 １ 図 （ｃＬ’＋ づ 第 ２ 図 ＜Ｉｂ） 、３ ３ ′″７
Claims (1)
- 【特許請求の範囲】 １、下側配線上にペデスタルを立設し、このペデスタル
の上端部を層間絶縁膜上に露呈させて上側配線との電気
接続を行う多層配線構造において、面積の大きな下側配
線上に複数のペデスタルを独立して立設し、これらペデ
スタルを介して上、下の配線を電気接続してなる多層配
線構造。 ２、層間絶縁膜はバイアススパッタ法でペデスタルを覆
う厚さに形成し、かつこれをエッチングバックしてペデ
スタル上端部を露呈させてなる特許請求の範囲第１項記
載の多層配線構造。 ３、複数のペデスタルのトータルの断面積を所要の断面
積となるように設定してなる特許請求の範囲第１項記載
の多層配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17156286A JPS6329549A (ja) | 1986-07-23 | 1986-07-23 | 多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17156286A JPS6329549A (ja) | 1986-07-23 | 1986-07-23 | 多層配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6329549A true JPS6329549A (ja) | 1988-02-08 |
Family
ID=15925437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17156286A Pending JPS6329549A (ja) | 1986-07-23 | 1986-07-23 | 多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6329549A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04304657A (ja) * | 1991-04-01 | 1992-10-28 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH0513587A (ja) * | 1991-07-02 | 1993-01-22 | Matsushita Electron Corp | 半導体装置の製造方法 |
-
1986
- 1986-07-23 JP JP17156286A patent/JPS6329549A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04304657A (ja) * | 1991-04-01 | 1992-10-28 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH0513587A (ja) * | 1991-07-02 | 1993-01-22 | Matsushita Electron Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60130144A (ja) | 相互接続用スタツド構造体形成方法 | |
| JP3359780B2 (ja) | 配線装置 | |
| JPS61112356A (ja) | 集積回路に貫通導体を形成する方法 | |
| TWI408775B (zh) | 用於形成與積體電路之接觸墊之連接之方法 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| JP3523815B2 (ja) | 半導体装置 | |
| JPS6329549A (ja) | 多層配線構造 | |
| KR100350936B1 (ko) | 반도체 장치 | |
| JPWO1999044228A1 (ja) | 半導体装置 | |
| JP2000332016A (ja) | 半導体装置および半導体製造方法 | |
| JPH05160271A (ja) | 半導体装置 | |
| JPH0570301B2 (ja) | ||
| JPS62154758A (ja) | 半導体装置とその製造法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JPS5827664B2 (ja) | 平坦表面を有する装置の製造方法 | |
| JPS60245252A (ja) | 多層配線部材 | |
| JPS6146973B2 (ja) | ||
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPH03265140A (ja) | 半導体装置およびその製造方法 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 |