JPH0431124B2 - - Google Patents
Info
- Publication number
- JPH0431124B2 JPH0431124B2 JP59248149A JP24814984A JPH0431124B2 JP H0431124 B2 JPH0431124 B2 JP H0431124B2 JP 59248149 A JP59248149 A JP 59248149A JP 24814984 A JP24814984 A JP 24814984A JP H0431124 B2 JPH0431124 B2 JP H0431124B2
- Authority
- JP
- Japan
- Prior art keywords
- programmable controller
- regular
- bus
- standby
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14136—Redundancy, masking redundancy, avoid failure but no fault detection
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、常用系の異常時に待機系にバンプレ
スに切換えて制御を続行させるプログラマブルコ
ントローラのバツクアツプ装置に関するものであ
る。
スに切換えて制御を続行させるプログラマブルコ
ントローラのバツクアツプ装置に関するものであ
る。
［発明の技術的背景とその問題点］
プログラマブルコントローラのバツクアツプ装
置の一般的な構成を第３図に示す。
置の一般的な構成を第３図に示す。
第３図において、CPU（中央演算処理装置）１
およびPM（プログラムメモリ）３は常用系のプ
ログラマブルコントローラを、CPU２およびPM
４は待機系のプログラマブルコントローラを構成
し、常時は常用系がＩ／Ｏ（入出力装置）６に接
続されてシステムの制御動作を行い、常用系の異
常時はバス切換え装置５によつてシステムバスを
１００から１０１に切換えて待機系を動作させ
る。
およびPM（プログラムメモリ）３は常用系のプ
ログラマブルコントローラを、CPU２およびPM
４は待機系のプログラマブルコントローラを構成
し、常時は常用系がＩ／Ｏ（入出力装置）６に接
続されてシステムの制御動作を行い、常用系の異
常時はバス切換え装置５によつてシステムバスを
１００から１０１に切換えて待機系を動作させ
る。
次にバス切換え装置５の従来の一例を第４図に
示す。
示す。
第４図において、５０および５１はそれぞれ常
用系および待機系用のデータ記憶装置（DM）、
５２はバス切換え制御回路、５３はバス切換え制
御回路５２の指令でバスを切換えるバス切換え回
路である。
用系および待機系用のデータ記憶装置（DM）、
５２はバス切換え制御回路、５３はバス切換え制
御回路５２の指令でバスを切換えるバス切換え回
路である。
常時は、バス１０２がバス切換え回路５２内で
常用側にあり、常用系のCPU１がバス１００を
介してＩ／O6に結合され、PM３のプログラムに
従つて制御動作が行われると共に、途中データは
DM５０に保持され、さらにDM５０の途中デー
タは順次待機系用のDM５１にコピーされる。
常用側にあり、常用系のCPU１がバス１００を
介してＩ／O6に結合され、PM３のプログラムに
従つて制御動作が行われると共に、途中データは
DM５０に保持され、さらにDM５０の途中デー
タは順次待機系用のDM５１にコピーされる。
この状態で常用系のCPU１またはPM３に異常
が発生してCPU１のヘルシイ信号２００がイン
アクテイブになると、待機系のCPU２のヘルシ
イ信号２０１がアクテイブ２であることを条件と
して、切換え制御回路５２の指令でバス切換え回
路５３がバス１０２を待機側に切換える。
が発生してCPU１のヘルシイ信号２００がイン
アクテイブになると、待機系のCPU２のヘルシ
イ信号２０１がアクテイブ２であることを条件と
して、切換え制御回路５２の指令でバス切換え回
路５３がバス１０２を待機側に切換える。
これによつて待機系のCPU２がバス１０１を
介してＩ／Ｏに接続され、DM５１にコピーされ
ている正常な途中データを用いて、PM４のプロ
グラムが待機系を動作させ、システムを停止する
ことなく制御を継続し、これによつてプログラマ
ブルコントローラのバツクアツプ動作が行われ
る。
介してＩ／Ｏに接続され、DM５１にコピーされ
ている正常な途中データを用いて、PM４のプロ
グラムが待機系を動作させ、システムを停止する
ことなく制御を継続し、これによつてプログラマ
ブルコントローラのバツクアツプ動作が行われ
る。
第５図は上記バス切換えのタイミングチヤート
の一例を示している。
の一例を示している。
しかしながら上記従来のバツクアツプ装置は、
常用系をシステムデバツグやシミユレーシヨンし
ているときに出力されるアンヘルシイ信号によつ
ても自動的に待機系に切換わるので、再度元の常
用系に戻してデバツグを続行する必要があり、こ
のためシステムのデバツグに手間がかかるという
問題がある。
常用系をシステムデバツグやシミユレーシヨンし
ているときに出力されるアンヘルシイ信号によつ
ても自動的に待機系に切換わるので、再度元の常
用系に戻してデバツグを続行する必要があり、こ
のためシステムのデバツグに手間がかかるという
問題がある。
すなわち、作業者が製品の工場での試験時もし
くは納先先での据付試験時に動作確認、調整を行
なう際常用系から待機系に切換わることがあり、
切換わること自体は常用系から待機系への動作が
完動していることであつてシステムとしては正常
であるが、再度元の状態に戻すことがソフトウエ
アの進行ステツプの関係上大変手間のかかること
であつた。
くは納先先での据付試験時に動作確認、調整を行
なう際常用系から待機系に切換わることがあり、
切換わること自体は常用系から待機系への動作が
完動していることであつてシステムとしては正常
であるが、再度元の状態に戻すことがソフトウエ
アの進行ステツプの関係上大変手間のかかること
であつた。
［発明の目的］
本発明は、常用系が異常の時に待機系に切換え
て制御動作を継続させるバス切換え装置に自動切
換えをインタロツクする機能を付加し、システム
デバツグまたはシミユレーシヨン時に無用な切換
えが生ずるのを防止したプログラマブルコントロ
ーラのバツクアツプ装置を提供することを目的と
している。
て制御動作を継続させるバス切換え装置に自動切
換えをインタロツクする機能を付加し、システム
デバツグまたはシミユレーシヨン時に無用な切換
えが生ずるのを防止したプログラマブルコントロ
ーラのバツクアツプ装置を提供することを目的と
している。
［発明の概要］
本発明は、常用系のプログラマブルコントロー
ラが異常になつたときシステムバスを自動的に待
機系のプログラマブルコントローラに切換えて制
御動作をバンプレスに継続させるバス切換え装置
を備えたプログラマブルコントローラのバツクア
ツプ装置において、システム調整時に常用系のプ
ログラマブルコントローラから待機系のプログラ
マブルコントローラへの自動切換えをインタロツ
クするインタロツク回路を付加し、常用系および
待機系のプログラマブルコントローラをデバツグ
またはシミユレーシヨンする時に、制御動作が待
機系に無用に切換わつてしまうのを防止し、これ
によつてプログラムの機能チエツクの効率とシス
テム調整の操作性の向上をはかつたものである。
ラが異常になつたときシステムバスを自動的に待
機系のプログラマブルコントローラに切換えて制
御動作をバンプレスに継続させるバス切換え装置
を備えたプログラマブルコントローラのバツクア
ツプ装置において、システム調整時に常用系のプ
ログラマブルコントローラから待機系のプログラ
マブルコントローラへの自動切換えをインタロツ
クするインタロツク回路を付加し、常用系および
待機系のプログラマブルコントローラをデバツグ
またはシミユレーシヨンする時に、制御動作が待
機系に無用に切換わつてしまうのを防止し、これ
によつてプログラムの機能チエツクの効率とシス
テム調整の操作性の向上をはかつたものである。
［発明の実施例］
本発明の一実施例を第１図に示す。
第１図は、従来の第４図ではバス切換え制御回
路５２が常用系のCPU１および待機系のCPU２
のヘルシイ信号２００および２０１によつてバス
切換えを制御しているのに対して、バス切換え制
御回路５２とインタロツク信号３００および３０
１によて制御されるインタロツク回路５４とでバ
ス切換えを制御しており、他は第４図と同じであ
る。
路５２が常用系のCPU１および待機系のCPU２
のヘルシイ信号２００および２０１によつてバス
切換えを制御しているのに対して、バス切換え制
御回路５２とインタロツク信号３００および３０
１によて制御されるインタロツク回路５４とでバ
ス切換えを制御しており、他は第４図と同じであ
る。
このインターロツク回路５４へのインターロツ
ク信号３００，３０１は作業者がデバツクまたは
シユミレーシヨンの際に図示しない操作スイツチ
を押して例えばパルス状の信号を出力するもので
この信号がインターロツク信号となる。
ク信号３００，３０１は作業者がデバツクまたは
シユミレーシヨンの際に図示しない操作スイツチ
を押して例えばパルス状の信号を出力するもので
この信号がインターロツク信号となる。
すなわち第１図において、常時はバス１０２が
常用側にあり、常用系のCPU１がバス１００を
介してＩ／O6に接続されて制御を行つている。
常用側にあり、常用系のCPU１がバス１００を
介してＩ／O6に接続されて制御を行つている。
作業者によつて常用系のインターロツク信号３
００が出力されていると、常用系のヘルシイ信号
２００がインアクテイブになつてもインタロツク
回路５４によつて介してバス１０２が待機系に切
換わらないようにインタロツクする。
００が出力されていると、常用系のヘルシイ信号
２００がインアクテイブになつてもインタロツク
回路５４によつて介してバス１０２が待機系に切
換わらないようにインタロツクする。
第２図は本発明におけるバス切換えのタイミン
グチヤートを示している。
グチヤートを示している。
これによつてデバツグやシミユレーシヨン等の
調整段階でプログラムを変更した場合などに制御
動作が常用系から待機系に不必要に切換わつてし
まい、再度手動によつて常用系へのバス切換え操
作を行うというわずらわしさがなくなり、プログ
ラマブルコントローラを常用系のままで調整する
ことができる。
調整段階でプログラムを変更した場合などに制御
動作が常用系から待機系に不必要に切換わつてし
まい、再度手動によつて常用系へのバス切換え操
作を行うというわずらわしさがなくなり、プログ
ラマブルコントローラを常用系のままで調整する
ことができる。
すなわち、常用系から待機系への切換信号が出
力されることを確認しつつ実際には切換えを行わ
ないでシミユレーシヨン、デバツグが可能とな
る。
力されることを確認しつつ実際には切換えを行わ
ないでシミユレーシヨン、デバツグが可能とな
る。
従つてプログラム機能チエツクや調整が容易に
なり、デバツグやシミユレーシヨンの効率を向上
すると共にシステムの信頼性を向上することがで
きる。
なり、デバツグやシミユレーシヨンの効率を向上
すると共にシステムの信頼性を向上することがで
きる。
［発明の効果］
以上説明したように本発明によれば、バツクア
ツプ機能を備えたプログラマブルコントローラの
デバツグあるいはシミユレーシヨンが容易にな
り、操作面でも効率のよい調整が行えるプログラ
マブルコントローラのバツクアツプ装置が得られ
る。
ツプ機能を備えたプログラマブルコントローラの
デバツグあるいはシミユレーシヨンが容易にな
り、操作面でも効率のよい調整が行えるプログラ
マブルコントローラのバツクアツプ装置が得られ
る。
第１図は本発明の一実施例を示す回路図、第２
図は本発明のバス切換えのタイミングを示すタイ
ミングチヤート、第３図はバツクアツプ装置の一
般的な構成を示す図、第４図は従来のバス切換え
装置の一例を示す回路図、第５図は従来のバス切
換えのタイミングチヤートである。 １，２…中央演算処理装置（CPU）、３，４…
プログラム記憶装置（PM）、５…バス切換え装
置、６…入出力装置（Ｉ／Ｏ）、５０，５１…デ
ータ記憶装置（DM）、５２…バス切換え制御回
路、５３…バス切換え回路、５４…インタロツク
回路、１００，１０１，１０２…システムバス、
２００，２０１…ヘルシイ信号、３００，３０１
…インタロツク信号。
図は本発明のバス切換えのタイミングを示すタイ
ミングチヤート、第３図はバツクアツプ装置の一
般的な構成を示す図、第４図は従来のバス切換え
装置の一例を示す回路図、第５図は従来のバス切
換えのタイミングチヤートである。 １，２…中央演算処理装置（CPU）、３，４…
プログラム記憶装置（PM）、５…バス切換え装
置、６…入出力装置（Ｉ／Ｏ）、５０，５１…デ
ータ記憶装置（DM）、５２…バス切換え制御回
路、５３…バス切換え回路、５４…インタロツク
回路、１００，１０１，１０２…システムバス、
２００，２０１…ヘルシイ信号、３００，３０１
…インタロツク信号。
Claims (1)
- １ 常用系のプログラマブルコントローラが異常
になつたときシステムバスを自動的に待機系のプ
ログラマブルコントローラに切換えて制御動作を
バンプレスに継続させるバス切換え装置を備えた
プログラマブルコントローラのバツクアツプ装置
において、システム調整時に常用系のプログラマ
ブルコントローラから待機系のプログラマブルコ
ントローラへの自動切換えをインタロツクするイ
ンタロツク回路を備えたことを特徴とするプログ
ラマブルコントローラのバツクアツプ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59248149A JPS61127002A (ja) | 1984-11-26 | 1984-11-26 | プログラマブルコントロ−ラのバツクアツプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59248149A JPS61127002A (ja) | 1984-11-26 | 1984-11-26 | プログラマブルコントロ−ラのバツクアツプ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61127002A JPS61127002A (ja) | 1986-06-14 |
| JPH0431124B2 true JPH0431124B2 (ja) | 1992-05-25 |
Family
ID=17173945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59248149A Granted JPS61127002A (ja) | 1984-11-26 | 1984-11-26 | プログラマブルコントロ−ラのバツクアツプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61127002A (ja) |
-
1984
- 1984-11-26 JP JP59248149A patent/JPS61127002A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61127002A (ja) | 1986-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59200327A (ja) | 周辺装置の制御方式 | |
| DE10232919A1 (de) | Computersystem mit Sicherungsverwaltung zur Handhabung eines eingebetteten Prozessorausfalls | |
| JPH11184507A (ja) | コントローラシステム | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| KR940000444B1 (ko) | 외부 확장형 프로그래머블 컨트롤러 | |
| JPS61127002A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH0540649A (ja) | 冗長切り換え方式 | |
| JPH0264845A (ja) | 主制御部多重化電子計算機 | |
| JPH04177504A (ja) | プログラマブルコントローラのバックアップ装置 | |
| JPH0799504B2 (ja) | 電源制御装置 | |
| JP2682707B2 (ja) | プログラマブル制御装置 | |
| JPS60690B2 (ja) | 電源制御方式 | |
| JPS60254362A (ja) | デ−タ処理装置における状態情報の退避方法 | |
| JPS6229822B2 (ja) | ||
| JPS61221941A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH0440721B2 (ja) | ||
| JPH04165443A (ja) | 入出力制御方式 | |
| JPH0253137A (ja) | オンラインプログラム変更方式 | |
| JPH0317717A (ja) | データ処理システム | |
| JPS6318445A (ja) | マイクロコンピユ−タ開発支援装置 | |
| JPH01295316A (ja) | 電源オフ制御方式 | |
| JPS6116105B2 (ja) | ||
| JPS6152502B2 (ja) | ||
| JPH0724031B2 (ja) | システム異常動作監視制御方式 |