JPH04315470A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JPH04315470A JPH04315470A JP3082179A JP8217991A JPH04315470A JP H04315470 A JPH04315470 A JP H04315470A JP 3082179 A JP3082179 A JP 3082179A JP 8217991 A JP8217991 A JP 8217991A JP H04315470 A JPH04315470 A JP H04315470A
- Authority
- JP
- Japan
- Prior art keywords
- type
- conductivity type
- semiconductor substrate
- region
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は固体撮像装置の構造およ
び製造方法に関する。
び製造方法に関する。
【０００２】
【従来の技術】光電変換領域において発生した過剰電荷
を基板に排出するための、縦型オーバーフロードレイン
構造を有する固体撮像装置が知られている。
を基板に排出するための、縦型オーバーフロードレイン
構造を有する固体撮像装置が知られている。
【０００３】図４は、従来の固体撮像装置を説明するた
めの単位画素の断面図である。図４に示すように、従来
の固体撮像装置においては、Ｎ型半導体基板１上に形成
されたＰ型ウエル領域３内に、Ｐ型素子分離領域４、Ｎ
型光電変換領域５が設けられ、かつＮ型光電変換領域５
上にＰ型表面層６が設けられている。また、Ｎ型光電変
換領域５に隣接して、Ｎ型チャネル領域７および転送電
極８が設けられている。主要領域の不純物濃度は、Ｎ型
半導体基板１が２×１０１４／ｃｍ３ 程度、Ｐ型ウエ
ル領域３が５×１０１５／ｃｍ３ 程度、Ｎ型光電変換
領域５が５×１０１６／ｃｍ３ 程度、Ｐ型表面層６が
１×１０１８／ｃｍ３程度であり、表面側の領域ほど不
純物濃度が高くなっている。また、主要領域の接合の深
さは、Ｐ型ウエル領域３が３ないし４μｍ程度、Ｎ型光
電変換領域５が０．５ないし１．５μｍ程度、Ｐ型表面
層６が０．１ないし０．２μｍ程度である。
めの単位画素の断面図である。図４に示すように、従来
の固体撮像装置においては、Ｎ型半導体基板１上に形成
されたＰ型ウエル領域３内に、Ｐ型素子分離領域４、Ｎ
型光電変換領域５が設けられ、かつＮ型光電変換領域５
上にＰ型表面層６が設けられている。また、Ｎ型光電変
換領域５に隣接して、Ｎ型チャネル領域７および転送電
極８が設けられている。主要領域の不純物濃度は、Ｎ型
半導体基板１が２×１０１４／ｃｍ３ 程度、Ｐ型ウエ
ル領域３が５×１０１５／ｃｍ３ 程度、Ｎ型光電変換
領域５が５×１０１６／ｃｍ３ 程度、Ｐ型表面層６が
１×１０１８／ｃｍ３程度であり、表面側の領域ほど不
純物濃度が高くなっている。また、主要領域の接合の深
さは、Ｐ型ウエル領域３が３ないし４μｍ程度、Ｎ型光
電変換領域５が０．５ないし１．５μｍ程度、Ｐ型表面
層６が０．１ないし０．２μｍ程度である。
【０００４】図５（Ａ）〜（Ｂ）に、従来の製造方法の
主要工程における単位画素の断面図を示す。Ｎ型半導体
基板１上に、イオン注入および押込によりＰ型ウエル領
域３が形成され（図５（Ａ））、その後、Ｐ型ウエル領
域３内にＰ型素子分離領域４、Ｎ型光電変換領域５、Ｎ
型チャネル領域７、およびＰ型表面層６が順次形成され
る（図５（Ｂ））。
主要工程における単位画素の断面図を示す。Ｎ型半導体
基板１上に、イオン注入および押込によりＰ型ウエル領
域３が形成され（図５（Ａ））、その後、Ｐ型ウエル領
域３内にＰ型素子分離領域４、Ｎ型光電変換領域５、Ｎ
型チャネル領域７、およびＰ型表面層６が順次形成され
る（図５（Ｂ））。
【０００５】
【発明が解決しようとする課題】従来の固体撮像装置を
駆動する際には、Ｎ型半導体基板１には正の電圧が印加
され、Ｐ型表面層６は接地される。Ｎ型光電変換領域５
は電気的に浮遊状態となっている。Ｎ型半導体基板１に
印加する電圧を徐々に増加させると、Ｐ型表面層６とＮ
型光電変換領域５間の接合、およびＰ型ウエル領域３と
Ｎ型半導体基板２間の接合に形成される空乏層は、それ
ぞれ広がる。各接合から各領域に伸びる空乏層幅は、Ｎ
型半導体基板１に印加する電圧のみならず、各領域の不
純物濃度に依存し、不純物濃度の低い領域ほど空乏化し
易い。
駆動する際には、Ｎ型半導体基板１には正の電圧が印加
され、Ｐ型表面層６は接地される。Ｎ型光電変換領域５
は電気的に浮遊状態となっている。Ｎ型半導体基板１に
印加する電圧を徐々に増加させると、Ｐ型表面層６とＮ
型光電変換領域５間の接合、およびＰ型ウエル領域３と
Ｎ型半導体基板２間の接合に形成される空乏層は、それ
ぞれ広がる。各接合から各領域に伸びる空乏層幅は、Ｎ
型半導体基板１に印加する電圧のみならず、各領域の不
純物濃度に依存し、不純物濃度の低い領域ほど空乏化し
易い。
【０００６】Ｎ型光電変換領域５において発生した過剰
電荷を基板に排出する機能を実現するためには、Ｎ型光
電変換領域５直下のＰ型ウエル領域３は、空乏化してい
なければならない。ところが、従来の固体撮像装置にお
いては、Ｎ型半導体基板１の不純物濃度がＰ型ウエル領
域３を始めとするその他の領域の不純物濃度より低く、
Ｎ型半導体基板１に正の電圧を印加した場合に、空乏層
はＰ型ウエル領域３よりもむしろＮ型半導体基板１の方
に多く伸びてしまうために、Ｐ型ウエル領域３を空乏化
するために、１０ないし２０ボルトという高い電圧をＮ
型半導体基板１に印加しなければならないという欠点が
あった。
電荷を基板に排出する機能を実現するためには、Ｎ型光
電変換領域５直下のＰ型ウエル領域３は、空乏化してい
なければならない。ところが、従来の固体撮像装置にお
いては、Ｎ型半導体基板１の不純物濃度がＰ型ウエル領
域３を始めとするその他の領域の不純物濃度より低く、
Ｎ型半導体基板１に正の電圧を印加した場合に、空乏層
はＰ型ウエル領域３よりもむしろＮ型半導体基板１の方
に多く伸びてしまうために、Ｐ型ウエル領域３を空乏化
するために、１０ないし２０ボルトという高い電圧をＮ
型半導体基板１に印加しなければならないという欠点が
あった。
【０００７】本発明の目的は、このような従来の欠点を
除去した半導体素子の構造および製造方法を提供するこ
とにある。
除去した半導体素子の構造および製造方法を提供するこ
とにある。
【０００８】
【課題を解決するための手段】本願の第一の発明は、一
導電型の半導体基板上に形成された逆導電型のウエル領
域内に、一導電型の光電変換領域が配列され、かつ前記
光電変換領域上に逆導電型の表面層が設けられた固体撮
像装置において、前記半導体基板と前記ウエル領域との
間に一導電型の埋込層が設けられ、かつ前記埋込層の不
純物濃度が前記ウエル領域と同程度ないしそれ以上であ
ることを特徴とする。
導電型の半導体基板上に形成された逆導電型のウエル領
域内に、一導電型の光電変換領域が配列され、かつ前記
光電変換領域上に逆導電型の表面層が設けられた固体撮
像装置において、前記半導体基板と前記ウエル領域との
間に一導電型の埋込層が設けられ、かつ前記埋込層の不
純物濃度が前記ウエル領域と同程度ないしそれ以上であ
ることを特徴とする。
【０００９】本願の第二の発明は、第一の発明の固体撮
像装置の製造方法において、一導電型の半導体基板上に
逆導電型のウエル領域を形成した後に、イオン注入の飛
程が前記半導体基板と前記ウエル領域との接合より深く
なるような加速エネルギーでイオン注入を行なう工程を
含む工程群により、前記埋込層を形成することを特徴と
する。
像装置の製造方法において、一導電型の半導体基板上に
逆導電型のウエル領域を形成した後に、イオン注入の飛
程が前記半導体基板と前記ウエル領域との接合より深く
なるような加速エネルギーでイオン注入を行なう工程を
含む工程群により、前記埋込層を形成することを特徴と
する。
【００１０】本願の第三の発明は、第一の発明の固体撮
像装置の製造方法において、一導電型の半導体基板表面
に一導電型の埋込層を形成した後に、逆導電型の半導体
層をエピタキシャル成長する工程を含む工程群により逆
導電型のウエル領域を形成することを特徴とする。
像装置の製造方法において、一導電型の半導体基板表面
に一導電型の埋込層を形成した後に、逆導電型の半導体
層をエピタキシャル成長する工程を含む工程群により逆
導電型のウエル領域を形成することを特徴とする。
【００１１】
【作用】本願の第一の発明によれば、ウエル領域と接合
している埋込層の不純物濃度が、前記ウエル領域と同程
度ないしそれ以上であるために、半導体基板に正の電圧
を印加したとき、前記接合から埋込層側へ伸びる空乏層
幅を短く、かつ前記接合からウエル領域側へ伸びる空乏
層幅を長くすることができる。その結果、光電変換領域
直下のウエル領域を空乏化し、光電変換領域において発
生した過剰電荷を基板に排出するために必要な、半導体
基板に印加する電圧を低くすることができる。
している埋込層の不純物濃度が、前記ウエル領域と同程
度ないしそれ以上であるために、半導体基板に正の電圧
を印加したとき、前記接合から埋込層側へ伸びる空乏層
幅を短く、かつ前記接合からウエル領域側へ伸びる空乏
層幅を長くすることができる。その結果、光電変換領域
直下のウエル領域を空乏化し、光電変換領域において発
生した過剰電荷を基板に排出するために必要な、半導体
基板に印加する電圧を低くすることができる。
【００１２】本願の第二の発明によれば、ウエル領域形
成後に、比較的高い加速エネルギーでのイオン注入によ
り、埋込層を形成したい領域に直接不純物を導入し、ま
た、この導入された不純物はウエル領域形成の際の熱処
理の影響を受けないため、不純物濃度がウエル領域と同
程度ないしそれ以上である埋込層を、ウエル領域より深
い領域に部分的に形成することができる。
成後に、比較的高い加速エネルギーでのイオン注入によ
り、埋込層を形成したい領域に直接不純物を導入し、ま
た、この導入された不純物はウエル領域形成の際の熱処
理の影響を受けないため、不純物濃度がウエル領域と同
程度ないしそれ以上である埋込層を、ウエル領域より深
い領域に部分的に形成することができる。
【００１３】本願の第三の発明によれば、埋込層形成後
に、エピタキシャル成長によりウエル領域を形成するた
め、ウエル領域の不純物は、埋込層の不純物とは逆導電
型であるが、埋込層の不純物を補償する必要がなく、ウ
エル領域の不純物濃度を埋込層の不純物濃度より低く設
定することができる。言い換えれば、不純物濃度がウエ
ル領域と同程度ないしそれ以上である埋込層を、ウエル
領域より深い領域に部分的に形成することができること
になる。
に、エピタキシャル成長によりウエル領域を形成するた
め、ウエル領域の不純物は、埋込層の不純物とは逆導電
型であるが、埋込層の不純物を補償する必要がなく、ウ
エル領域の不純物濃度を埋込層の不純物濃度より低く設
定することができる。言い換えれば、不純物濃度がウエ
ル領域と同程度ないしそれ以上である埋込層を、ウエル
領域より深い領域に部分的に形成することができること
になる。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】図１は、本願の第一の発明の一実施例を説
明するための単位画素の断面図である。本実施例は半導
体基板がＮ型である場合を示している。Ｎ型半導体基板
１とＰ型ウエル領域３との間にＮ型埋込層２が設けられ
ており、Ｐ型ウエル領域３上に、Ｐ型素子分離領域４、
Ｎ型光電変換領域５、Ｐ型表面層６、Ｎ型チャネル領域
７、および転送電極８が設けられている。主要領域の不
純物濃度は、Ｎ型半導体基板１が２×１０１４／ｃｍ３
程度、Ｎ型埋込層２が５×１０１５／ｃｍ３ 程度、
Ｐ型ウエル領域３が５×１０１５／ｃｍ３ 程度、Ｎ型
光電変換領域５が５×１０１６／ｃｍ３ 程度、Ｐ型表
面層６が１×１０１８／ｃｍ３ 程度であり、Ｎ型埋込
層２とＰ型ウエル領域３における不純物濃度はほぼ等し
い。また、主要領域の接合の深さは、Ｐ型ウエル領域３
が３ないし４μｍ程度、Ｎ型光電変換領域５が０．５な
いし１．５μｍ程度、Ｐ型表面層６が０．１ないし０．
２μｍ程度であり、Ｎ型埋込層２はＰ型ウエル領域３の
直下２ないし３μｍ程度の領域に設けられている。
明するための単位画素の断面図である。本実施例は半導
体基板がＮ型である場合を示している。Ｎ型半導体基板
１とＰ型ウエル領域３との間にＮ型埋込層２が設けられ
ており、Ｐ型ウエル領域３上に、Ｐ型素子分離領域４、
Ｎ型光電変換領域５、Ｐ型表面層６、Ｎ型チャネル領域
７、および転送電極８が設けられている。主要領域の不
純物濃度は、Ｎ型半導体基板１が２×１０１４／ｃｍ３
程度、Ｎ型埋込層２が５×１０１５／ｃｍ３ 程度、
Ｐ型ウエル領域３が５×１０１５／ｃｍ３ 程度、Ｎ型
光電変換領域５が５×１０１６／ｃｍ３ 程度、Ｐ型表
面層６が１×１０１８／ｃｍ３ 程度であり、Ｎ型埋込
層２とＰ型ウエル領域３における不純物濃度はほぼ等し
い。また、主要領域の接合の深さは、Ｐ型ウエル領域３
が３ないし４μｍ程度、Ｎ型光電変換領域５が０．５な
いし１．５μｍ程度、Ｐ型表面層６が０．１ないし０．
２μｍ程度であり、Ｎ型埋込層２はＰ型ウエル領域３の
直下２ないし３μｍ程度の領域に設けられている。
【００１６】Ｐ型ウエル領域３とＮ型埋込層２の不純物
濃度が同程度であるために、Ｎ型半導体基板１に５ない
し１０ボルトという低い正の電圧を印加した状態で、Ｎ
型光電変換領域５直下のＰ型ウエル領域３を空乏化し、
Ｎ型光電変換領域５において発生した過剰電荷をＮ型半
導体基板１に排出する機能を実現することができた。
濃度が同程度であるために、Ｎ型半導体基板１に５ない
し１０ボルトという低い正の電圧を印加した状態で、Ｎ
型光電変換領域５直下のＰ型ウエル領域３を空乏化し、
Ｎ型光電変換領域５において発生した過剰電荷をＮ型半
導体基板１に排出する機能を実現することができた。
【００１７】図２（Ａ）〜（Ｃ）は、本願の第二の発明
の一実施例を説明するための図で、主要工程における単
位画素の断面図を示す。まず、Ｎ型半導体基板１上に、
ボロンのイオン注入および押込により、不純物濃度５×
１０１５／ｃｍ３ 程度、接合の深さ３ないし４μｍ程
度のＰ型ウエル領域３が形成される（図２（Ａ））。そ
の後、２ないし５メガエレクトロンボルト程度の加速エ
ネルギーでのリンのイオン注入により不純物農度５×１
０１５／ｃｍ３ 程度、層厚２ないし３μｍ程度のＮ型
押込層２が形成される（図２（Ｂ））。さらに、Ｐ型ウ
エル領域３内にＰ型素子分離領域４、Ｎ型光電変換領域
５、Ｎ型チャネル領域７、およびＰ型表面層６が順次形
成される（図２（Ｃ））。
の一実施例を説明するための図で、主要工程における単
位画素の断面図を示す。まず、Ｎ型半導体基板１上に、
ボロンのイオン注入および押込により、不純物濃度５×
１０１５／ｃｍ３ 程度、接合の深さ３ないし４μｍ程
度のＰ型ウエル領域３が形成される（図２（Ａ））。そ
の後、２ないし５メガエレクトロンボルト程度の加速エ
ネルギーでのリンのイオン注入により不純物農度５×１
０１５／ｃｍ３ 程度、層厚２ないし３μｍ程度のＮ型
押込層２が形成される（図２（Ｂ））。さらに、Ｐ型ウ
エル領域３内にＰ型素子分離領域４、Ｎ型光電変換領域
５、Ｎ型チャネル領域７、およびＰ型表面層６が順次形
成される（図２（Ｃ））。
【００１８】図３（Ａ）〜（Ｃ）は、本願の第三の発明
の一実施例を説明するための図で、主要工程における単
位画素の断面図を示す。まず、Ｎ型半導体基板１上に、
リンのイオン注入および押込による不純物濃度５×１０
１５／ｃｍ３ 程度、層厚２ないし３μｍ程度のＮ型押
込層２が形成される（図２（Ａ））。その後、エピタキ
シャル成長により不純物濃度５×１０１５／ｃｍ３ 程
度、層厚３ないし４μｍ程度のＰ型ウエル領域３が形成
される（図３（Ｂ））。さらに、Ｐ型ウエル領域３内に
Ｐ型素子分離領域４、Ｎ型光電変換領域５、Ｎ型チャネ
ル領域７、およびＰ型表面層６が順次形成される（図３
（Ｃ））。
の一実施例を説明するための図で、主要工程における単
位画素の断面図を示す。まず、Ｎ型半導体基板１上に、
リンのイオン注入および押込による不純物濃度５×１０
１５／ｃｍ３ 程度、層厚２ないし３μｍ程度のＮ型押
込層２が形成される（図２（Ａ））。その後、エピタキ
シャル成長により不純物濃度５×１０１５／ｃｍ３ 程
度、層厚３ないし４μｍ程度のＰ型ウエル領域３が形成
される（図３（Ｂ））。さらに、Ｐ型ウエル領域３内に
Ｐ型素子分離領域４、Ｎ型光電変換領域５、Ｎ型チャネ
ル領域７、およびＰ型表面層６が順次形成される（図３
（Ｃ））。
【００１９】
【発明の効果】以上説明したように、本願の第一の発明
によれば、光電変換領域直下のウエル領域を空乏化し、
光電変換領域において発生した過剰電荷を基板に排出す
るために必要な、半導体基板に印加する電圧を低くする
ことができる。さらに、本願の第二および第三の発明に
よれば、不純物濃度がウエル領域と同程度ないしそれ以
上である埋込層を、ウエル領域より深い領域に部分的に
形成することができるため、本願の第一の発明の構造を
実現することができる。
によれば、光電変換領域直下のウエル領域を空乏化し、
光電変換領域において発生した過剰電荷を基板に排出す
るために必要な、半導体基板に印加する電圧を低くする
ことができる。さらに、本願の第二および第三の発明に
よれば、不純物濃度がウエル領域と同程度ないしそれ以
上である埋込層を、ウエル領域より深い領域に部分的に
形成することができるため、本願の第一の発明の構造を
実現することができる。
【図１】本願の第一の発明の一実施例を説明するための
単位画素の断面図である。
単位画素の断面図である。
【図２】本願の第二の発明の一実施例を説明するための
図で、主要工程における単位画素の断面図である。
図で、主要工程における単位画素の断面図である。
【図３】本願の第三の発明の一実施例を説明するための
図で、主要工程における単位画素の断面図である。
図で、主要工程における単位画素の断面図である。
【図４】従来の固体撮像装置の構造を説明するための単
位画素の断面図である。
位画素の断面図である。
【図５】従来の固体撮像装置の製造方法を説明するため
の図で、主要工程における単位画素の断面図である。
の図で、主要工程における単位画素の断面図である。
１ Ｎ型半導体基板
２ Ｎ型埋込層
３ Ｐ型ウエル領域
４ Ｐ型素子分離領域
５ Ｎ型光電変換領域
６ Ｐ型表面層
７ Ｎ型チャネル領域
８ 転送電極
Claims (3)
- 【請求項１】 第一導電型の半導体基板上に形成され
た第二導電型のウエル領域内に、第一導電型の光電変換
領域が配列され、かつ前記光電変換領域上に第二導電型
の表面層が設けられた固体撮像装置において、前記半導
体基板と前記ウエル領域との間に第一導電型の埋込層が
設けられ、かつ前記埋込層の不純物濃度が前記ウエル領
域と同程度ないしそれ以上であることを特徴とする固体
撮像装置。 - 【請求項２】 第一導電型の半導体基板上に形成され
た第二導電型のウエル領域内に、第一導電型の光電変換
領域を配列し、前記光電変換領域上に第二導電型の表面
層を設ける工程を具備した固体撮像装置の製造方法にお
いて、第一導電型の半導体基板上に第二導電型のウエル
領域を形成した後に、イオン注入の飛程が前記半導体基
板と前記ウエル領域との接合より深くなるような加速エ
ネルギーでイオン注入を行なう工程を含む工程群により
、前記半導体基板と前記ウエル領域との間に第一導電型
の埋込層を形成することを特徴とする固体撮像装置の製
造方法。 - 【請求項３】 第一導電型の半導体基板上に形成され
た第二導電型のウエル領域内に、第一導電型の光電変換
領域を配列し、前記光電変換領域上に第二導電型の表面
層を設ける工程を具備した固体撮像装置の製造方法にお
いて、第一導電型の半導体基板表面に第一導電型の埋込
層を形成した後に、第二導電型の半導体層をエピタキシ
ャル成長する工程を含む工程群により第二導電型のウエ
ル領域を前記埋込層上に形成することを特徴とする固体
撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082179A JP2833256B2 (ja) | 1991-04-15 | 1991-04-15 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082179A JP2833256B2 (ja) | 1991-04-15 | 1991-04-15 | 固体撮像装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04315470A true JPH04315470A (ja) | 1992-11-06 |
| JP2833256B2 JP2833256B2 (ja) | 1998-12-09 |
Family
ID=13767212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082179A Expired - Fee Related JP2833256B2 (ja) | 1991-04-15 | 1991-04-15 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833256B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016201400A (ja) * | 2015-04-07 | 2016-12-01 | リコーイメージング株式会社 | 撮像素子および撮像装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125970A (ja) * | 1982-01-22 | 1983-07-27 | Nec Corp | 固体撮像装置の製造方法 |
| JPS601980A (ja) * | 1983-06-20 | 1985-01-08 | Hitachi Ltd | 固体撮像素子 |
| JPS62131566A (ja) * | 1985-12-03 | 1987-06-13 | Matsushita Electronics Corp | 固体撮像装置 |
| JPS63293817A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6417444A (en) * | 1987-06-15 | 1989-01-20 | Commissariat Energie Atomique | Manufacture of insulation buried in semiconductor substrate by ion implantation and construction of semiconductor containing the insulation |
-
1991
- 1991-04-15 JP JP3082179A patent/JP2833256B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125970A (ja) * | 1982-01-22 | 1983-07-27 | Nec Corp | 固体撮像装置の製造方法 |
| JPS601980A (ja) * | 1983-06-20 | 1985-01-08 | Hitachi Ltd | 固体撮像素子 |
| JPS62131566A (ja) * | 1985-12-03 | 1987-06-13 | Matsushita Electronics Corp | 固体撮像装置 |
| JPS63293817A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6417444A (en) * | 1987-06-15 | 1989-01-20 | Commissariat Energie Atomique | Manufacture of insulation buried in semiconductor substrate by ion implantation and construction of semiconductor containing the insulation |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016201400A (ja) * | 2015-04-07 | 2016-12-01 | リコーイメージング株式会社 | 撮像素子および撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2833256B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61285757A (ja) | 光電変換装置 | |
| JP2000294757A (ja) | 半導体集積回路装置の製造方法 | |
| JP4960058B2 (ja) | 増幅型固体撮像素子 | |
| JP3016371B2 (ja) | 光検出器の製造方法 | |
| EP0178664A2 (en) | Solid state image sensing device and method for making the same | |
| KR102009931B1 (ko) | 씨모스 이미지센서 및 그 제조 방법 | |
| US6143585A (en) | Method of manufacturing solid state image sensing device | |
| JPH04315470A (ja) | 固体撮像装置の製造方法 | |
| JP2009071308A (ja) | イメージセンサの製造方法 | |
| CN101211832A (zh) | Cmos图像传感器的制造方法 | |
| JP4166031B2 (ja) | Ｍｏｓ半導体装置およびその製造方法 | |
| JP3093212B2 (ja) | 固体撮像素子の製造方法 | |
| JPH0763090B2 (ja) | 固体撮像装置 | |
| JP2573582B2 (ja) | 固体撮像子の製造方法 | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| JPH11289076A (ja) | 固体撮像素子 | |
| JP3450095B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61252660A (ja) | 光電変換装置 | |
| JP4067265B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPS6224665A (ja) | 固体撮像装置 | |
| JP2001291859A (ja) | 電荷結合素子及びその製造法 | |
| JP2748493B2 (ja) | 固体撮像素子 | |
| JPH02268463A (ja) | 複合型半導体素子 | |
| JPH02278767A (ja) | 固体撮像装置 | |
| JPH04106975A (ja) | 固体撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960730 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |