JPH04323701A - 比較判定回路 - Google Patents
比較判定回路Info
- Publication number
- JPH04323701A JPH04323701A JP3119387A JP11938791A JPH04323701A JP H04323701 A JPH04323701 A JP H04323701A JP 3119387 A JP3119387 A JP 3119387A JP 11938791 A JP11938791 A JP 11938791A JP H04323701 A JPH04323701 A JP H04323701A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- analog
- comparator
- register
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B1/00—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values
- G05B1/01—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values electric
- G05B1/02—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values electric for comparing analogue signals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Analogue/Digital Conversion (AREA)
- Feedback Control In General (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、シングルチップマイ
クロコンピュータを構成するＣＰＵ（中央処理装置）等
に割り込み要求信号を出力する比較判定回路に関するも
のである。
クロコンピュータを構成するＣＰＵ（中央処理装置）等
に割り込み要求信号を出力する比較判定回路に関するも
のである。
【０００２】
【従来の技術】図７は従来の一般的な比較判定回路のブ
ロック図である。図において、１は比較値設定レジスタ
、２はＤ／Ａ（デジタル／アナログ）コンバータ、３は
制御回路、４はアナログコンパレータ、５は判定結果レ
ジスタ、６はアナログ入力、４０はＣＰＵである。制御
回路３は図８に示すように、ＣＰＵ４０により設定値が
変更される起動レジスタ３ａと、この起動レジスタ３ａ
の設定値により制御されるコンパレータタイミング発生
回路３ｂとより成り、ＣＰＵ４０の指令にもとづきアナ
ログコンパレータ４，判定結果レジスタ５を動作させる
ことができる。
ロック図である。図において、１は比較値設定レジスタ
、２はＤ／Ａ（デジタル／アナログ）コンバータ、３は
制御回路、４はアナログコンパレータ、５は判定結果レ
ジスタ、６はアナログ入力、４０はＣＰＵである。制御
回路３は図８に示すように、ＣＰＵ４０により設定値が
変更される起動レジスタ３ａと、この起動レジスタ３ａ
の設定値により制御されるコンパレータタイミング発生
回路３ｂとより成り、ＣＰＵ４０の指令にもとづきアナ
ログコンパレータ４，判定結果レジスタ５を動作させる
ことができる。
【０００３】次に動作について説明する。比較値設定レ
ジスタ１に設定されたデジタル値をＤ／Ａコンバータ２
によってアナログ値に変換する。そのアナログ電圧とア
ナログ入力６を比較し、アナログ入力の方が大きい場合
、判定結果レジスタ５をセットする。また、アナログ入
力の方が小さい場合、判定結果レジスタ５をリセットす
る。制御回路３は比較の開始，終了、判定結果レジスタ
５の初期化を制御するものである。
ジスタ１に設定されたデジタル値をＤ／Ａコンバータ２
によってアナログ値に変換する。そのアナログ電圧とア
ナログ入力６を比較し、アナログ入力の方が大きい場合
、判定結果レジスタ５をセットする。また、アナログ入
力の方が小さい場合、判定結果レジスタ５をリセットす
る。制御回路３は比較の開始，終了、判定結果レジスタ
５の初期化を制御するものである。
【０００４】以上の制御は、例えば図９に示すような車
両用空気調和装置等に適用される。同図において、３０
は内外気切換ドア側（上流側）の空気をモード切換ドア
側（下流側）に導くダクトであり、これにはエンジン冷
却水の水管３１が接続されてエンジン廃熱で加熱される
ヒータコア３２が設けられるとともに、エアミックスド
ア３３が設けられる。このエアミックスドア３３はアク
チュエータ３４によってその開度が制御される。上記水
管３１には温度センサ３５が近接して配置される。この
温度センサ３５の温度信号が上記アナログ入力６として
供給される。このような構成において、暖気運転に際し
てエンジンをスタートしてから水温が例えば４０℃に達
したらエアミックスドア３３を開くようにして、冷風が
下流側の足元吹出口から吹き出さないようにし、４０℃
を超えたら暖風が吹出されるようにして、冷たい空気に
足元がさらされないようにしている。従って、比較値設
定レジスタ１に４０℃を設定しておけば４０℃を超えた
ことが判定されるので以後エアミックスドア３３を開い
て、このエアミックスドア３３の開度を種々の条件にも
とづき調整している。
両用空気調和装置等に適用される。同図において、３０
は内外気切換ドア側（上流側）の空気をモード切換ドア
側（下流側）に導くダクトであり、これにはエンジン冷
却水の水管３１が接続されてエンジン廃熱で加熱される
ヒータコア３２が設けられるとともに、エアミックスド
ア３３が設けられる。このエアミックスドア３３はアク
チュエータ３４によってその開度が制御される。上記水
管３１には温度センサ３５が近接して配置される。この
温度センサ３５の温度信号が上記アナログ入力６として
供給される。このような構成において、暖気運転に際し
てエンジンをスタートしてから水温が例えば４０℃に達
したらエアミックスドア３３を開くようにして、冷風が
下流側の足元吹出口から吹き出さないようにし、４０℃
を超えたら暖風が吹出されるようにして、冷たい空気に
足元がさらされないようにしている。従って、比較値設
定レジスタ１に４０℃を設定しておけば４０℃を超えた
ことが判定されるので以後エアミックスドア３３を開い
て、このエアミックスドア３３の開度を種々の条件にも
とづき調整している。
【０００５】
【発明が解決しようとする課題】従来の比較判定回路は
以上のように構成されているので、ＣＰＵが周期的に、
コンパレータに起動，大小判定のチェックを実行する必
要があり、この逐次チェックを行なうソフトウェアのプ
ログラミングも大がかりとなるとともに、コンパレータ
比較時にＣＰＵに負担がかかり、システムのパフォーマ
ンスを低下させる要因となっていた。図９の例で説明す
ると、水温が４０℃に達するまで、４０℃の大，小判定
を行なわなければならず、その分ＣＰＵが他の仕事を実
行できなかった。
以上のように構成されているので、ＣＰＵが周期的に、
コンパレータに起動，大小判定のチェックを実行する必
要があり、この逐次チェックを行なうソフトウェアのプ
ログラミングも大がかりとなるとともに、コンパレータ
比較時にＣＰＵに負担がかかり、システムのパフォーマ
ンスを低下させる要因となっていた。図９の例で説明す
ると、水温が４０℃に達するまで、４０℃の大，小判定
を行なわなければならず、その分ＣＰＵが他の仕事を実
行できなかった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、コンパレータ比較時のＣＰＵの
負担を軽減でき、コンパレータ比較の間、ＣＰＵが他の
仕事を実行できるようにして、システムのパフォーマン
スを向上できる比較判定回路を得ることを目的としたも
のである。
ためになされたもので、コンパレータ比較時のＣＰＵの
負担を軽減でき、コンパレータ比較の間、ＣＰＵが他の
仕事を実行できるようにして、システムのパフォーマン
スを向上できる比較判定回路を得ることを目的としたも
のである。
【０００７】
【課題を解決するための手段】この発明にかかる比較判
定回路は、比較値と外部からのアナログ入力とを比較す
るアナログコンパレータと、このアナログコンパレータ
の出力にもとづいてセットされる判定結果レジスタと、
上記アナログコンパレータと判定結果レジスタを制御す
る制御回路とを備え、この制御回路をタイマにより駆動
するようにして一定周期毎に上記アナログコンパレータ
と判定結果レジスタを動作するように構成するとともに
、期待値を記憶する期待値格納レジスタと、上記判定結
果レジスタの出力が期待値格納レジスタの期待値に一致
したときに中央処理装置に割り込み要求信号を出力する
コンパレータとを備えたものである。
定回路は、比較値と外部からのアナログ入力とを比較す
るアナログコンパレータと、このアナログコンパレータ
の出力にもとづいてセットされる判定結果レジスタと、
上記アナログコンパレータと判定結果レジスタを制御す
る制御回路とを備え、この制御回路をタイマにより駆動
するようにして一定周期毎に上記アナログコンパレータ
と判定結果レジスタを動作するように構成するとともに
、期待値を記憶する期待値格納レジスタと、上記判定結
果レジスタの出力が期待値格納レジスタの期待値に一致
したときに中央処理装置に割り込み要求信号を出力する
コンパレータとを備えたものである。
【０００８】また、アナログ入力の設定範囲の上限，下
限の２個の値を切換えるスイッチを備え、このスイッチ
を上記制御回路で制御することにより、上限，下限の２
個の値を比較値として上記アナログコンパレータに交互
に入力するようにし、アナログコンパレータではこの２
個の比較値のいずれかとアナログ入力とを交互に比較し
て、設定範囲をはみ出すか否かに応じて判定結果レジス
タをセットまたはリセットするよう構成した。
限の２個の値を切換えるスイッチを備え、このスイッチ
を上記制御回路で制御することにより、上限，下限の２
個の値を比較値として上記アナログコンパレータに交互
に入力するようにし、アナログコンパレータではこの２
個の比較値のいずれかとアナログ入力とを交互に比較し
て、設定範囲をはみ出すか否かに応じて判定結果レジス
タをセットまたはリセットするよう構成した。
【０００９】さらに、上記比較値は、比較値設定レジス
タの出力をアナログ信号に変換するデジタル／アナログ
コンバータよりアナログコンパレータに供給されるもの
とした。
タの出力をアナログ信号に変換するデジタル／アナログ
コンバータよりアナログコンパレータに供給されるもの
とした。
【００１０】
【作用】制御回路内のタイマで一定周期毎に出力される
分周信号により、アナログコンパレータを作動させる。 判定結果レジスタはこのアナログコンパレータに入力さ
れる比較値とアナログ入力が一致した時にセットされ、
この判定結果レジスタと期待値格納レジスタの値が一致
した時にＣＰＵに割り込み要求信号が出力される。すな
わち、アナログコンパレータの比較動作は制御回路が行
ない、ＣＰＵは他の仕事を実行できる。また、割り込み
要求信号が制御回路に出力されることによって、比較が
終了する。
分周信号により、アナログコンパレータを作動させる。 判定結果レジスタはこのアナログコンパレータに入力さ
れる比較値とアナログ入力が一致した時にセットされ、
この判定結果レジスタと期待値格納レジスタの値が一致
した時にＣＰＵに割り込み要求信号が出力される。すな
わち、アナログコンパレータの比較動作は制御回路が行
ない、ＣＰＵは他の仕事を実行できる。また、割り込み
要求信号が制御回路に出力されることによって、比較が
終了する。
【００１１】また、設定範囲の上限，下限を設定して、
比較をスイッチ切換えによって制御することで、２個の
値を検出できる。
比較をスイッチ切換えによって制御することで、２個の
値を検出できる。
【００１２】さらに、比較値をデジタル／アナログコン
パレータでアナログ値に変え、このアナログ比較値とア
ナログ入力とをアナログコンパレータで比較するように
しているので比較動作時間が速くなる。
パレータでアナログ値に変え、このアナログ比較値とア
ナログ入力とをアナログコンパレータで比較するように
しているので比較動作時間が速くなる。
【００１３】
【実施例】以下、本発明の一実施例を図について説明す
る。図１において、１は比較値設定レジスタ、２はＤ／
Ａコンバータ、３Ａは制御回路、４はアナログコンパレ
ータ、５はアナログコンパレータ４より一致信号が出力
されたとき「１」をラッチする判定結果レジスタ、６は
アナログ入力、７は期待値としての「１」を格納する期
待値格納レジスタ、８はコンパレータ、９は割り込み要
求信号、４０はＣＰＵである。上記制御回路３Ａは図２
に示すように、ＣＰＵ４０により設定値が変更される起
動レジスタ３ａと、この起動レジスタ３ａにより設定値
により制御されるコンパレータタイミング発生回路３ｂ
と、クロックを一定の周期に分周するタイマ３ｃと、こ
のタイマ３ｃの出力と割り込み要求信号９の反転出力を
入力して、タイマ３ｃの周期で起動レジスタ３ａに格納
された値「１」を出力させるＡＮＤ回路３ｄとから成る
。なお、各レジスタ１，３ａ，７の値はＣＰＵ４０によ
り変更可能である。
る。図１において、１は比較値設定レジスタ、２はＤ／
Ａコンバータ、３Ａは制御回路、４はアナログコンパレ
ータ、５はアナログコンパレータ４より一致信号が出力
されたとき「１」をラッチする判定結果レジスタ、６は
アナログ入力、７は期待値としての「１」を格納する期
待値格納レジスタ、８はコンパレータ、９は割り込み要
求信号、４０はＣＰＵである。上記制御回路３Ａは図２
に示すように、ＣＰＵ４０により設定値が変更される起
動レジスタ３ａと、この起動レジスタ３ａにより設定値
により制御されるコンパレータタイミング発生回路３ｂ
と、クロックを一定の周期に分周するタイマ３ｃと、こ
のタイマ３ｃの出力と割り込み要求信号９の反転出力を
入力して、タイマ３ｃの周期で起動レジスタ３ａに格納
された値「１」を出力させるＡＮＤ回路３ｄとから成る
。なお、各レジスタ１，３ａ，７の値はＣＰＵ４０によ
り変更可能である。
【００１４】次に動作について説明する。比較値設定レ
ジスタ１に設定されたデジタル値をＤ／Ａコンバータ２
によってアナログ値に変換する。ここで、制御回路３Ａ
が起動されるので、コンパレータタイミング発生回路３
ｂにより、判定結果レジスタ５には「１」が出力される
。アナログコンパレータ４ではＤ／Ａコンバータ２から
のアナログ電圧（アナログ比較値）とアナログ入力６と
を比較し、判定結果レジスタ５ではアナログ入力６の方
が大きくなって、アナログ電圧を超えた瞬間（一致した
時）、判定結果レジスタ５をセットして、「１」をラッ
チさせる。なお、アナログ入力の方が小さい場合、判定
結果レジスタ５はリセット状態である。アナログ入力６
が小さくなっていくと予想される場合には、アナログ入
力６が小さくなったとき判定結果レジスタ５をセットす
るようにすればよい。
ジスタ１に設定されたデジタル値をＤ／Ａコンバータ２
によってアナログ値に変換する。ここで、制御回路３Ａ
が起動されるので、コンパレータタイミング発生回路３
ｂにより、判定結果レジスタ５には「１」が出力される
。アナログコンパレータ４ではＤ／Ａコンバータ２から
のアナログ電圧（アナログ比較値）とアナログ入力６と
を比較し、判定結果レジスタ５ではアナログ入力６の方
が大きくなって、アナログ電圧を超えた瞬間（一致した
時）、判定結果レジスタ５をセットして、「１」をラッ
チさせる。なお、アナログ入力の方が小さい場合、判定
結果レジスタ５はリセット状態である。アナログ入力６
が小さくなっていくと予想される場合には、アナログ入
力６が小さくなったとき判定結果レジスタ５をセットす
るようにすればよい。
【００１５】期待値格納レジスタ７には、大小判定の結
果の期待値「１」を格納しておき、判定結果レジスタ５
に格納された判定結果「１」と一致した場合、割り込み
要求信号９を出力し比較を終了する。
果の期待値「１」を格納しておき、判定結果レジスタ５
に格納された判定結果「１」と一致した場合、割り込み
要求信号９を出力し比較を終了する。
【００１６】なお、判定結果と期待値が一致しない場合
、制御回路３Ａにもとづき自動的にアナログコンパレー
タ４の起動がかかる。そして、期待値が一致するまで、
これを繰り返す。この間ＣＰＵ４０はアナログコンパレ
ータ４，判定結果レジスタ５を制御する必要はなくなり
、ＣＰＵ４０の負担が軽減される。また、本実施例にお
いては、判定結果レジスタ５及び期待値格納レジスタ７
を１ビットに構成しているので、ハードウェアを簡単な
構成とできる。
、制御回路３Ａにもとづき自動的にアナログコンパレー
タ４の起動がかかる。そして、期待値が一致するまで、
これを繰り返す。この間ＣＰＵ４０はアナログコンパレ
ータ４，判定結果レジスタ５を制御する必要はなくなり
、ＣＰＵ４０の負担が軽減される。また、本実施例にお
いては、判定結果レジスタ５及び期待値格納レジスタ７
を１ビットに構成しているので、ハードウェアを簡単な
構成とできる。
【００１７】図９の例では比較値設定レジスタ１に例え
ば４０℃の値を設定し、期待値格納レジスタ７に期待値
として「１」を設定しておけば、ＣＰＵ４０は初回に制
御回路３Ａを起動するだけでよく、後は制御回路３Ａで
自動的にアナログコンパレータ４と判定結果レジスタ５
が駆動されるので、ＣＰＵ４０はその間他の仕事を実行
できる。アナログ入力６が４０℃に達すれば（期待値「
１」となれば）、コンパレータ８より割り込み要求信号
９（ストップ）が出力されるので、これによりＣＰＵ４
０がエアミックスドアの制御に移行する。
ば４０℃の値を設定し、期待値格納レジスタ７に期待値
として「１」を設定しておけば、ＣＰＵ４０は初回に制
御回路３Ａを起動するだけでよく、後は制御回路３Ａで
自動的にアナログコンパレータ４と判定結果レジスタ５
が駆動されるので、ＣＰＵ４０はその間他の仕事を実行
できる。アナログ入力６が４０℃に達すれば（期待値「
１」となれば）、コンパレータ８より割り込み要求信号
９（ストップ）が出力されるので、これによりＣＰＵ４
０がエアミックスドアの制御に移行する。
【００１８】以下、他の実施例を図３について説明する
。図３において、１ａは比較上限値設定レジスタ、１ｂ
は比較下限値設定レジスタ、２はＤ／Ａコンバータ、３
Ｂは制御回路、４はアナログコンパレータ、５は判定結
果レジスタ、６はアナログ入力、８はコンパレータ、９
は割り込み要求信号、１０，１０は切換えスイッチであ
る。比較上限値設定レジスタ１ａには任意の設定範囲の
上限値が、比較下限値設定レジスタ１ｂにはその下限値
が記憶される。なお、制御回路３Ｂは図４に示すように
、タイマ分周出力を入力して、そのＱ出力及び反転Ｑ出
力がスイッチ１０，１０に接続されたＴフリップフロッ
プ３ｅが付加されている。
。図３において、１ａは比較上限値設定レジスタ、１ｂ
は比較下限値設定レジスタ、２はＤ／Ａコンバータ、３
Ｂは制御回路、４はアナログコンパレータ、５は判定結
果レジスタ、６はアナログ入力、８はコンパレータ、９
は割り込み要求信号、１０，１０は切換えスイッチであ
る。比較上限値設定レジスタ１ａには任意の設定範囲の
上限値が、比較下限値設定レジスタ１ｂにはその下限値
が記憶される。なお、制御回路３Ｂは図４に示すように
、タイマ分周出力を入力して、そのＱ出力及び反転Ｑ出
力がスイッチ１０，１０に接続されたＴフリップフロッ
プ３ｅが付加されている。
【００１９】次の動作について説明する。アナログコン
パレータ４に起動をかけると、１回目は比較上限値とア
ナログ入力６を比較し、２回目は比較下限値と比較する
。３回目以後はこれを繰り返す。そして、上限値よりア
ナログ入力が大きかった場合、及び下限値よりアナログ
入力が小さかった時は設定範囲をはみ出した時であるの
で、このときは期待値に達した時であり、コンパレータ
８より割り込み要求信号９を出力し、比較を終了する。 すなわち、２つの値を検出できる。
パレータ４に起動をかけると、１回目は比較上限値とア
ナログ入力６を比較し、２回目は比較下限値と比較する
。３回目以後はこれを繰り返す。そして、上限値よりア
ナログ入力が大きかった場合、及び下限値よりアナログ
入力が小さかった時は設定範囲をはみ出した時であるの
で、このときは期待値に達した時であり、コンパレータ
８より割り込み要求信号９を出力し、比較を終了する。 すなわち、２つの値を検出できる。
【００２０】また、上記実施例では１回目は上限値より
比較を開始しているが、下限値から開始しても良い。こ
のような制御は、例えば車輛が低地から通常位置を経て
高地山岳に移動するときの気圧変化に対応してエンジン
を制御するときに用いられる。例えば気圧が、設定範囲
（通常位置の走行時）の下限値より低くなるか、又は上
限値より大きくなるかに応じて噴射タイミングを調整し
、設定範囲内のときは噴射タイミングを気圧に応じて何
も変化させないとき有効である。つまり本実施例を採用
することにより気圧が設定範囲内にあれば気圧が上限値
又は下限値よりはみ出すか否かの判別指示を制御回路３
Ｂに負担させれば、ＣＰＵ４０の負担を軽減できるので
ある。
比較を開始しているが、下限値から開始しても良い。こ
のような制御は、例えば車輛が低地から通常位置を経て
高地山岳に移動するときの気圧変化に対応してエンジン
を制御するときに用いられる。例えば気圧が、設定範囲
（通常位置の走行時）の下限値より低くなるか、又は上
限値より大きくなるかに応じて噴射タイミングを調整し
、設定範囲内のときは噴射タイミングを気圧に応じて何
も変化させないとき有効である。つまり本実施例を採用
することにより気圧が設定範囲内にあれば気圧が上限値
又は下限値よりはみ出すか否かの判別指示を制御回路３
Ｂに負担させれば、ＣＰＵ４０の負担を軽減できるので
ある。
【００２１】図１の実施例に関連する他の実施例を図５
に示す。これは逐次比較方式のＡ／Ｄ変換器の一つの機
能として比較判定回路を実現した時の例である。この場
合、制御回路３Ｃの外部にタイマ１３を接続することで
、よりシステムのパフォーマンスを向上させることがで
きるようにしたものである。尚、１１は逐次近似レジス
タ、１２はインバータ、１４はアナログ入力選択回路で
ある。タイマ１３はクロック入力を分周して一定周期で
信号を出力するものである。アナログコンパレータ４は
タイマ１３に設定された時間間隔で比較を繰り返す。 またアナログコンパレータ４とＡ／Ｄ変換が同時に発生
した場合、Ａ／Ｄ変換を優先し、後にコンパレータ４を
起動することで、ユーザはコンパレータ４の動きを意識
せずにＡ／Ｄ変換器を使用することができる。なお、本
実施例の場合制御回路３Ｃは図１の制御回路３ＡにＡ／
Ｄ変換器／コンパレータ選択レジスタを追加し、コンパ
レータ・タイミング発生回路がカウンタ内蔵タイプに変
わる。
に示す。これは逐次比較方式のＡ／Ｄ変換器の一つの機
能として比較判定回路を実現した時の例である。この場
合、制御回路３Ｃの外部にタイマ１３を接続することで
、よりシステムのパフォーマンスを向上させることがで
きるようにしたものである。尚、１１は逐次近似レジス
タ、１２はインバータ、１４はアナログ入力選択回路で
ある。タイマ１３はクロック入力を分周して一定周期で
信号を出力するものである。アナログコンパレータ４は
タイマ１３に設定された時間間隔で比較を繰り返す。 またアナログコンパレータ４とＡ／Ｄ変換が同時に発生
した場合、Ａ／Ｄ変換を優先し、後にコンパレータ４を
起動することで、ユーザはコンパレータ４の動きを意識
せずにＡ／Ｄ変換器を使用することができる。なお、本
実施例の場合制御回路３Ｃは図１の制御回路３ＡにＡ／
Ｄ変換器／コンパレータ選択レジスタを追加し、コンパ
レータ・タイミング発生回路がカウンタ内蔵タイプに変
わる。
【００２２】図３の実施例に関連する他の実施例を図６
に示す。これは、Ａ／Ｄ変換器の機能の１つとして比較
判定回路を実現した例である。尚、本実施例の場合制御
回路３Ｄは図３の制御回路３ＢにＡ／Ｄ変換器／コンパ
レータ選択レジスタを追加し、コンパレータ・タイミン
グ発生回路がカウンタ内蔵タイプに変わる。
に示す。これは、Ａ／Ｄ変換器の機能の１つとして比較
判定回路を実現した例である。尚、本実施例の場合制御
回路３Ｄは図３の制御回路３ＢにＡ／Ｄ変換器／コンパ
レータ選択レジスタを追加し、コンパレータ・タイミン
グ発生回路がカウンタ内蔵タイプに変わる。
【００２３】
【発明の効果】以上説明したように、この発明の比較判
定回路によれば、比較値と外部からのアナログ入力とを
比較するアナログコンパレータと、このアナログコンパ
レータの出力にもとづいてセットされる判定結果レジス
タと、上記アナログコンパレータと判定結果レジスタを
制御する制御回路とを備え、この制御回路をタイマによ
り駆動するようにして一定周期毎に上記アナログコンパ
レータと判定結果レジスタを動作するように構成すると
ともに、期待値を記憶する期待値格納レジスタと、上記
判定結果レジスタの出力が期待値格納レジスタの期待値
に一致したときに中央処理装置に割り込み要求信号を出
力するコンパレータとより構成したので、コンパレータ
比較時のＣＰＵの負担を軽減でき、コンパレータ比較の
間はＣＰＵは他の仕事を行なうことができるので、シス
テムのパフォーマンスを向上させることができる。
定回路によれば、比較値と外部からのアナログ入力とを
比較するアナログコンパレータと、このアナログコンパ
レータの出力にもとづいてセットされる判定結果レジス
タと、上記アナログコンパレータと判定結果レジスタを
制御する制御回路とを備え、この制御回路をタイマによ
り駆動するようにして一定周期毎に上記アナログコンパ
レータと判定結果レジスタを動作するように構成すると
ともに、期待値を記憶する期待値格納レジスタと、上記
判定結果レジスタの出力が期待値格納レジスタの期待値
に一致したときに中央処理装置に割り込み要求信号を出
力するコンパレータとより構成したので、コンパレータ
比較時のＣＰＵの負担を軽減でき、コンパレータ比較の
間はＣＰＵは他の仕事を行なうことができるので、シス
テムのパフォーマンスを向上させることができる。
【００２４】また、設定範囲の上限，下限を設定して比
較する構成により、２個の値を検出でき、様々な状態を
制御できる。
較する構成により、２個の値を検出でき、様々な状態を
制御できる。
【００２５】さらに、比較値をアナログ値に変えて、こ
のアナログ比較値とアナログ入力とをアナログコンパレ
ータで比較するようにしているので、デジタル比較に比
べて比較時間が速くなり、処理スピードをアップさせる
ことができる。
のアナログ比較値とアナログ入力とをアナログコンパレ
ータで比較するようにしているので、デジタル比較に比
べて比較時間が速くなり、処理スピードをアップさせる
ことができる。
【図１】この発明の比較判定回路の一実施例を示すブロ
ック図である。
ック図である。
【図２】図１の制御回路の構成図である。
【図３】この発明の他の実施例を示すブロック図である
。
。
【図４】図３の制御回路の構成図である。
【図５】この発明の他の実施例を示すブロック図である
。
。
【図６】この発明の他の実施例を示すブロック図である
。
。
【図７】従来の比較判定回路の一例を示すブロック図で
ある。
ある。
【図８】図７の制御回路の構成図である。
【図９】制御対象の一例を示す構成図である。
１ 比較値設定レジスタ
１ａ 比較上限値設定レジスタ
１ｂ 比較下限値設定レジスタ
２ Ｄ／Ａコンバータ
３Ａ，３Ｂ，３Ｃ，３Ｄ 制御回路
３ｃ，１３ タイマ
４ アナログコンパレータ
５ 判定結果レジスタ
６ アナログ入力
７ 期待値格納レジスタ
８ コンパレータ
９ 割り込み要求信号
１０ スイッチ
Claims (3)
- 【請求項１】 比較値と外部からのアナログ入力とを
比較するアナログコンパレータと、このアナログコンパ
レータの出力にもとづいてセットされる判定結果レジス
タと、上記アナログコンパレータと判定結果レジスタを
制御する制御回路とを備え、割り込み要求信号を中央処
理装置に出力する比較判定回路において、上記制御回路
をタイマにより駆動するようにして一定周期毎に上記ア
ナログコンパレータと判定結果レジスタを動作するよう
に構成するとともに、期待値を記憶する期待値格納レジ
スタと、上記判定結果レジスタの出力が期待値格納レジ
スタの期待値に一致したときに中央処理装置に割り込み
要求信号を出力するコンパレータとを備えたことを特徴
とする比較判定回路。 - 【請求項２】 アナログ入力の設定範囲の上限，下限
の２個の値を切換えるスイッチを備え、このスイッチを
上記制御回路で制御することにより、上限，下限の２個
の値を比較値として上記アナログコンパレータに交互に
入力するようにし、アナログコンパレータではこの２個
の比較値のいずれかとアナログ入力とを交互に比較して
、設定範囲をはみ出すか否かに応じて判定結果レジスタ
をセットまたはリセットするようにしたことを特徴とす
る請求項１記載の比較判定回路。 - 【請求項３】 比較値は、比較値設定レジスタの出力
をアナログ信号に変換するデジタル／アナログコンバー
タよりアナログコンパレータに供給されることを特徴と
する請求項１または２記載の比較判定回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119387A JP2750015B2 (ja) | 1991-04-23 | 1991-04-23 | 比較判定回路 |
| DE4213248A DE4213248A1 (de) | 1991-04-23 | 1992-04-22 | Vergleicher-schaltkreis |
| US07/872,573 US5341120A (en) | 1991-04-23 | 1992-04-23 | Comparison circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119387A JP2750015B2 (ja) | 1991-04-23 | 1991-04-23 | 比較判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04323701A true JPH04323701A (ja) | 1992-11-12 |
| JP2750015B2 JP2750015B2 (ja) | 1998-05-13 |
Family
ID=14760243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3119387A Expired - Lifetime JP2750015B2 (ja) | 1991-04-23 | 1991-04-23 | 比較判定回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5341120A (ja) |
| JP (1) | JP2750015B2 (ja) |
| DE (1) | DE4213248A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0688446A1 (en) * | 1993-03-10 | 1995-12-27 | National Semiconductor Corporation | Radio frequency telecommunications transceiver |
| US5453714A (en) * | 1993-03-10 | 1995-09-26 | National Semiconductor Corporation | Binary FM demodulator with self-adjusting resonant operating frequency according to demodulated binary output signal duty cycle |
| US5469376A (en) * | 1993-10-14 | 1995-11-21 | Abdallah; Mohammad A. F. F. | Digital circuit for the evaluation of mathematical expressions |
| JPH07334450A (ja) * | 1994-06-10 | 1995-12-22 | Mitsubishi Denki Semiconductor Software Kk | インタフェイス装置 |
| US5606272A (en) * | 1995-10-10 | 1997-02-25 | Philips Electronics North America Corporation | Comparator with smooth start-up for high frequencies |
| DE19628100A1 (de) * | 1996-07-12 | 1998-01-15 | Bayerische Motoren Werke Ag | Verfahren zur adaptiven Istwert-Korrektur bei Schwingfestigkeitsversuchen |
| KR20060014600A (ko) * | 2004-08-11 | 2006-02-16 | 삼성전자주식회사 | 외부 메모리에 저장된 데이터의 변경유무를 체크하는 장치및 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140810A (ja) * | 1982-02-17 | 1983-08-20 | Hitachi Ltd | アナログコンパレ−タ |
| JPS6459402A (en) * | 1987-08-31 | 1989-03-07 | Kyocera Corp | Circuit for controlling/detecting physical output value of apparatus to be controlled |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961271A (en) * | 1975-02-07 | 1976-06-01 | International Telephone And Telegraph Corporation | Pulse width and amplitude screening circuit |
| US4100534A (en) * | 1976-12-09 | 1978-07-11 | Tuthill Corporation | Electronic security system |
| JPS5372667A (en) * | 1976-12-10 | 1978-06-28 | Hitachi Ltd | Analogue comparator |
| US4110737A (en) * | 1977-08-22 | 1978-08-29 | The Singer Company | Character recognition apparatus for serially comparing an unknown character with a plurality of reference characters |
| JPS55115101A (en) * | 1979-02-26 | 1980-09-04 | Nissan Motor Co Ltd | Data processor |
| US4528591A (en) * | 1982-08-16 | 1985-07-09 | Tektronix, Inc. | Raster scan frame digitizer method and apparatus |
| US5073724A (en) * | 1990-07-18 | 1991-12-17 | Westinghouse Electric Corp. | Programmable inverse time delay circuit |
-
1991
- 1991-04-23 JP JP3119387A patent/JP2750015B2/ja not_active Expired - Lifetime
-
1992
- 1992-04-22 DE DE4213248A patent/DE4213248A1/de not_active Withdrawn
- 1992-04-23 US US07/872,573 patent/US5341120A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140810A (ja) * | 1982-02-17 | 1983-08-20 | Hitachi Ltd | アナログコンパレ−タ |
| JPS6459402A (en) * | 1987-08-31 | 1989-03-07 | Kyocera Corp | Circuit for controlling/detecting physical output value of apparatus to be controlled |
Also Published As
| Publication number | Publication date |
|---|---|
| US5341120A (en) | 1994-08-23 |
| JP2750015B2 (ja) | 1998-05-13 |
| DE4213248A1 (de) | 1992-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3687861B2 (ja) | 制御システム及び相補ノンオーバーラップｐｗｍ信号を形成する方法 | |
| EP0470624B1 (en) | DMA controller having jump function | |
| GB2039396A (en) | Engine control unit | |
| JPH04323701A (ja) | 比較判定回路 | |
| JP6687405B2 (ja) | モータの制御回路、それを用いたファン | |
| JPH06324811A (ja) | 内燃機関用ａ／ｄ変換制御装置 | |
| EP0369470A1 (en) | Data processing apparatus for producing in sequence pulses having variable width at output ports | |
| JPH0844594A (ja) | データ処理装置 | |
| JP2574909B2 (ja) | マイクロコンピュータ | |
| JPH0972238A (ja) | タイマ装置 | |
| JPH05328734A (ja) | モータコントロール回路内蔵マイクロコンピュータ | |
| JPH04156286A (ja) | マイクロコンピュータ | |
| JPS6117063B2 (ja) | ||
| JPH05151143A (ja) | Ｄｍａコントローラ内蔵コンピユータの割り込み処理方式 | |
| JPS6364588A (ja) | モ−タのデイジタル制御装置 | |
| JPS5851532Y2 (ja) | 空調制御装置 | |
| JP2559955Y2 (ja) | 自動演奏装置 | |
| JPH0667207B2 (ja) | 電力変換器の制御装置 | |
| JP6687406B2 (ja) | モータの制御回路、それを用いたファン | |
| JP6695158B2 (ja) | モータの制御回路、それを用いたファン | |
| JP2530702B2 (ja) | タイムスイッチ | |
| JP2696334B2 (ja) | 超音波モータ制御装置 | |
| JPS596084B2 (ja) | タイマ設定値設定装置 | |
| JPH05134807A (ja) | Ａ／ｄ変換器 | |
| JPH0821026B2 (ja) | マイクロコンピュータ |