JPH04323724A - ロードモジュール生成方法 - Google Patents
ロードモジュール生成方法Info
- Publication number
- JPH04323724A JPH04323724A JP9257591A JP9257591A JPH04323724A JP H04323724 A JPH04323724 A JP H04323724A JP 9257591 A JP9257591 A JP 9257591A JP 9257591 A JP9257591 A JP 9257591A JP H04323724 A JPH04323724 A JP H04323724A
- Authority
- JP
- Japan
- Prior art keywords
- module
- load module
- objective
- modules
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、リンカにおいてのロー
ドモジュール生成方法に関するものである。
ドモジュール生成方法に関するものである。
【０００２】
【従来の技術】従来のロードモジュール生成方法では、
生成する際に必要となる個々の目的モジュールから、１
つの段階で１つのロードモジュールを生成してしまう。
生成する際に必要となる個々の目的モジュールから、１
つの段階で１つのロードモジュールを生成してしまう。
【０００３】
【発明が解決しようとする課題】上述したロードモジュ
ール生成方法では、１つの目的モジュールの変更でも、
生成に必要な残りの目的モジュール全てからロードモジ
ュールを生成することになり、目的モジュールの数が増
加すると、それらからロードモジュールを生成する為の
時間も比例して増加してしまうという欠点がある。
ール生成方法では、１つの目的モジュールの変更でも、
生成に必要な残りの目的モジュール全てからロードモジ
ュールを生成することになり、目的モジュールの数が増
加すると、それらからロードモジュールを生成する為の
時間も比例して増加してしまうという欠点がある。
【０００４】
【課題を解決するための手段】本発明は、複数の目的モ
ジュールから１つのロードモジュールを生成するロード
モジュール生成方法において、複数の目的モジュールか
ら１つの目的モジュールを生成し、その生成した目的モ
ジュールと、他の目的モジュールから、１つのロードモ
ジュールを生成することを特徴とするものである。
ジュールから１つのロードモジュールを生成するロード
モジュール生成方法において、複数の目的モジュールか
ら１つの目的モジュールを生成し、その生成した目的モ
ジュールと、他の目的モジュールから、１つのロードモ
ジュールを生成することを特徴とするものである。
【０００５】
【実施例】本発明について図面を参照して説明する。図
１は本発明の一実施例のブロック図である。
１は本発明の一実施例のブロック図である。
【０００６】目的モジュール群３はロードモジュール５
を生成するために必要な目的モジュールの集合である。 目的モジュール生成手段１では、目的モジュール群３の
中の目的モジュール３（１）〜３（ｎ）を合成した、合
成目的モジュール４の生成を行なう。ロードモジュール
生成手段２では、目的モジュール３（ｎ＋１）〜３（ｎ
＋ｍ）と、目的モジュール生成手段１で生成した合成目
的モジュール４とから、ロードモジュール５を生成する
。
を生成するために必要な目的モジュールの集合である。 目的モジュール生成手段１では、目的モジュール群３の
中の目的モジュール３（１）〜３（ｎ）を合成した、合
成目的モジュール４の生成を行なう。ロードモジュール
生成手段２では、目的モジュール３（ｎ＋１）〜３（ｎ
＋ｍ）と、目的モジュール生成手段１で生成した合成目
的モジュール４とから、ロードモジュール５を生成する
。
【０００７】目的モジュール生成手段１は、合成する目
的モジュール間で参照する記号アドレスを実際のアドレ
スに置き換え、合成する目的モジュール間で参照してい
ない記号アドレスをまとめて１つの記号アドレスのテー
ブルとし、合成目的モジュール４を生成する。この目的
モジュールの論理的構造は、個々の目的モジュール３（
１）〜３（ｎ＋ｍ）と等しい。そのため、ロードモジュ
ール生成手段２は、合成目的モジュール４と目的モジュ
ール３（ｎ＋１）〜３（ｎ＋ｍ）を区別しない。
的モジュール間で参照する記号アドレスを実際のアドレ
スに置き換え、合成する目的モジュール間で参照してい
ない記号アドレスをまとめて１つの記号アドレスのテー
ブルとし、合成目的モジュール４を生成する。この目的
モジュールの論理的構造は、個々の目的モジュール３（
１）〜３（ｎ＋ｍ）と等しい。そのため、ロードモジュ
ール生成手段２は、合成目的モジュール４と目的モジュ
ール３（ｎ＋１）〜３（ｎ＋ｍ）を区別しない。
【０００８】従来の生成方式では、目的モジュール群３
の全ての目的モジュールからロードモジュールを生成す
るので、１つの目的モジュールを修正する度に（ｎ＋ｍ
）個の目的モジュールからロードモジュール５を生成す
ることになる。それに対して本方法では、修正する目的
モジュールが（ｎ＋１）から（ｎ＋ｍ）までのものであ
るならば、ロードモジュール５を生成する際に必要な目
的モジュールの数は（ｍ＋１）個となり、生成に必要な
時間の節約が図れる。
の全ての目的モジュールからロードモジュールを生成す
るので、１つの目的モジュールを修正する度に（ｎ＋ｍ
）個の目的モジュールからロードモジュール５を生成す
ることになる。それに対して本方法では、修正する目的
モジュールが（ｎ＋１）から（ｎ＋ｍ）までのものであ
るならば、ロードモジュール５を生成する際に必要な目
的モジュールの数は（ｍ＋１）個となり、生成に必要な
時間の節約が図れる。
【０００９】
【発明の効果】本発明により、原始プログラムの修正を
何回も行なうようなプログラム開発作業における、ロー
ドモジュールの生成に必要な時間が短縮される。
何回も行なうようなプログラム開発作業における、ロー
ドモジュールの生成に必要な時間が短縮される。
【図１】本発明の一実施例を示すブロック図である。
１ 目的モジュール生成手段
２ ロードモジュール生成手段
３ 目的モジュール群
４ 合成目的モジュール
５ ロードモジュール
Claims (1)
- 【請求項１】 複数の目的モジュールから１つのロー
ドモジュールを生成するロードモジュール生成方法にお
いて、複数の目的モジュールから１つの目的モジュール
を生成し、その生成した目的モジュールと、他の目的モ
ジュールから、１つのロードモジュールを生成すること
を特徴とするロードモジュール生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9257591A JPH04323724A (ja) | 1991-04-24 | 1991-04-24 | ロードモジュール生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9257591A JPH04323724A (ja) | 1991-04-24 | 1991-04-24 | ロードモジュール生成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04323724A true JPH04323724A (ja) | 1992-11-12 |
Family
ID=14058230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9257591A Pending JPH04323724A (ja) | 1991-04-24 | 1991-04-24 | ロードモジュール生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04323724A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06144654A (ja) * | 1992-10-29 | 1994-05-24 | Nisca Corp | 自動原稿送り装置 |
-
1991
- 1991-04-24 JP JP9257591A patent/JPH04323724A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06144654A (ja) * | 1992-10-29 | 1994-05-24 | Nisca Corp | 自動原稿送り装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04323724A (ja) | ロードモジュール生成方法 | |
| US5629946A (en) | High speed test pattern generator | |
| JPH06233364A (ja) | データ位相変換装置 | |
| JPH06236264A (ja) | ロードモジュール生成方式 | |
| JP2000347890A (ja) | 半導体装置のテストパタン生成方法およびテストパタン生成装置 | |
| JPH01259424A (ja) | ソフトウエア自動生成装置 | |
| JPH0713756A (ja) | 半導体装置 | |
| JPH0378050A (ja) | メモリダンプ出力装置 | |
| JPH0375944A (ja) | 情報処理装置 | |
| JP2591362B2 (ja) | データ選択処理方法 | |
| JPH0452760A (ja) | ベクトル処理装置 | |
| JPH01160211A (ja) | 選択回路 | |
| JPH0357024A (ja) | データ多重割付方式 | |
| JPS6242235A (ja) | 仮想スタツク方式 | |
| JPH02255956A (ja) | 罫線パターン発生回路 | |
| JPH02300825A (ja) | スキャン制御方式 | |
| JPH04181374A (ja) | ベクトル処理装置 | |
| JPH01120637A (ja) | 仮想計算機システム | |
| JPH09319457A (ja) | タイミング信号生成回路 | |
| JPH03166628A (ja) | メモリ管理方法 | |
| JPH04186430A (ja) | 制御記憶装置のアドレス生成方式 | |
| JPH11328006A (ja) | メモリ装置用アドレス制御回路 | |
| JPS58199526A (ja) | パタ−ン作成方法および装置 | |
| JPH02118728A (ja) | リンケージエディタにおける多重未定義時の高速処理方式 | |
| JPH01303513A (ja) | システム擬似構築方式 |