JPH04324957A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04324957A JPH04324957A JP9461591A JP9461591A JPH04324957A JP H04324957 A JPH04324957 A JP H04324957A JP 9461591 A JP9461591 A JP 9461591A JP 9461591 A JP9461591 A JP 9461591A JP H04324957 A JPH04324957 A JP H04324957A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- contact hole
- silica
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
多層配線を有する半導体装置に関する。
多層配線を有する半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、図３に示すように
、シリコン基板１の上に設けた酸化シリコン膜２の上に
多結晶シリコン層３をパターニングして設け、多結晶シ
リコン層３を含む表面に設けた酸化シリコン膜４上に下
層のアルミニウム配線５を設け、アルミニウム配線５を
含む表面にＣＶＤ法により酸化シリコン膜６を設ける。 次に、酸化シリコン膜６の上にシリカ系塗布膜を形成し
て熱処理し、表面を平滑化したシリカ膜７を形成し、シ
リカ膜７の上に酸化シリコン膜等の絶縁膜８をＣＶＤ法
により堆積する。次に、アルミニウム配線５の上の絶縁
膜８，シリカ膜７，酸化シリコン膜６を選択的に順次エ
ッチングしてコンタクト孔を形成し、コンタクト孔を含
む表面にアルミニウム層を堆積してパターニングし、コ
ンタクト孔のアルミニウム配線と接続する上層のアルミ
ニウム配線１１を形成する。
、シリコン基板１の上に設けた酸化シリコン膜２の上に
多結晶シリコン層３をパターニングして設け、多結晶シ
リコン層３を含む表面に設けた酸化シリコン膜４上に下
層のアルミニウム配線５を設け、アルミニウム配線５を
含む表面にＣＶＤ法により酸化シリコン膜６を設ける。 次に、酸化シリコン膜６の上にシリカ系塗布膜を形成し
て熱処理し、表面を平滑化したシリカ膜７を形成し、シ
リカ膜７の上に酸化シリコン膜等の絶縁膜８をＣＶＤ法
により堆積する。次に、アルミニウム配線５の上の絶縁
膜８，シリカ膜７，酸化シリコン膜６を選択的に順次エ
ッチングしてコンタクト孔を形成し、コンタクト孔を含
む表面にアルミニウム層を堆積してパターニングし、コ
ンタクト孔のアルミニウム配線と接続する上層のアルミ
ニウム配線１１を形成する。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
は、上層と下層の配線間に設けた層間絶縁膜にガスを発
生し易いシリカ膜を有する為、上層の配線を形成するた
めの金属膜をスパッタする際の超高真空下でシリカ膜か
ら発生するガスがコンタクト孔内に放出され、下層のア
ルミ配線上に蓄積し、下層と上層の金属配線間のコンタ
クト抵抗を著しく増大させ、半導体装置の品質低下を招
いていた。更にこの現象は、シリカ膜上に形成する絶縁
膜の膜質に大きく影響を受け、より密な膜になるほど、
上層膜を通しての外へのガス放出が物理上起りにくくな
り、膜中に残存し、コンタクト孔にガスが集中して放出
されるため、抵抗不良は顕著に発生する。
は、上層と下層の配線間に設けた層間絶縁膜にガスを発
生し易いシリカ膜を有する為、上層の配線を形成するた
めの金属膜をスパッタする際の超高真空下でシリカ膜か
ら発生するガスがコンタクト孔内に放出され、下層のア
ルミ配線上に蓄積し、下層と上層の金属配線間のコンタ
クト抵抗を著しく増大させ、半導体装置の品質低下を招
いていた。更にこの現象は、シリカ膜上に形成する絶縁
膜の膜質に大きく影響を受け、より密な膜になるほど、
上層膜を通しての外へのガス放出が物理上起りにくくな
り、膜中に残存し、コンタクト孔にガスが集中して放出
されるため、抵抗不良は顕著に発生する。
【０００４】本発明の目的はコンタクト孔内へのガス放
出を抑制してコンタクト抵抗の増大を防止し、信頼性を
向上させた半導体装置を提供することにある。
出を抑制してコンタクト抵抗の増大を防止し、信頼性を
向上させた半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
上に設けた下層の金属配線と、前記金属配線を含む表面
に順次積層して設けた第１の絶縁膜，塗布法で形成した
シリカ膜，第２の絶縁膜からなる層間絶縁膜と、前記層
間絶縁膜に設けたコンタクト孔と、前記コンタクト孔の
側壁に設けて前記シリカ膜を被覆する第３の絶縁膜と、
前記コンタクト孔の下層の金属配線と接続する上層の金
属配線とを有する。
上に設けた下層の金属配線と、前記金属配線を含む表面
に順次積層して設けた第１の絶縁膜，塗布法で形成した
シリカ膜，第２の絶縁膜からなる層間絶縁膜と、前記層
間絶縁膜に設けたコンタクト孔と、前記コンタクト孔の
側壁に設けて前記シリカ膜を被覆する第３の絶縁膜と、
前記コンタクト孔の下層の金属配線と接続する上層の金
属配線とを有する。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１（ａ）〜（ｃ）及び図２は本発明の一
実施例の製造方法を説明するための工程順に示した半導
体チップの断面図である。
実施例の製造方法を説明するための工程順に示した半導
体チップの断面図である。
【０００８】まず、図１（ａ）に示すように、シリコン
基板１上に設けた酸化シリコン膜２の上に多結晶シリコ
ン層３を選択的に形成し、多結晶シリコン層３を含む表
面に酸化シリコン膜４を堆積する。次に、酸化シリコン
膜の上にアルミニウム層を堆積してパターニングし、下
層のアルミニウム配線５を形成する。次に、アルミニウ
ム配線５を含む表面にＣＶＤ法により酸化シリコン膜６
を堆積し、酸化シリコン膜６の上にスピン法によりシリ
カ膜７を形成して表面を平滑化し、シリカ膜７の上にＣ
ＶＤ法により酸化シリコン膜等の絶縁膜８を堆積する。 次に、アルミニウム配線５の上の絶縁膜８，シリカ膜７
，酸化シリコン膜６を選択的に順次エッチングしてコン
タクト孔９を形成する。
基板１上に設けた酸化シリコン膜２の上に多結晶シリコ
ン層３を選択的に形成し、多結晶シリコン層３を含む表
面に酸化シリコン膜４を堆積する。次に、酸化シリコン
膜の上にアルミニウム層を堆積してパターニングし、下
層のアルミニウム配線５を形成する。次に、アルミニウ
ム配線５を含む表面にＣＶＤ法により酸化シリコン膜６
を堆積し、酸化シリコン膜６の上にスピン法によりシリ
カ膜７を形成して表面を平滑化し、シリカ膜７の上にＣ
ＶＤ法により酸化シリコン膜等の絶縁膜８を堆積する。 次に、アルミニウム配線５の上の絶縁膜８，シリカ膜７
，酸化シリコン膜６を選択的に順次エッチングしてコン
タクト孔９を形成する。
【０００９】次に、図１（ｂ）に示すように、コンタク
ト孔９を含む表面に窒化シリコン膜等の絶縁膜１０を堆
積する。ここで絶縁膜１０の膜質をシリカ膜７からのア
ウトガスがコンタクト孔内に放出しにくくする為絶縁膜
８の膜質より密な膜にすることでその効果をより大きい
ものとすることができる。
ト孔９を含む表面に窒化シリコン膜等の絶縁膜１０を堆
積する。ここで絶縁膜１０の膜質をシリカ膜７からのア
ウトガスがコンタクト孔内に放出しにくくする為絶縁膜
８の膜質より密な膜にすることでその効果をより大きい
ものとすることができる。
【００１０】次に図１（ｃ）に示すように、全面を異方
性エッチングしてコンタクト孔９の側壁にのみ絶縁膜１
０を残して水平面上の窒化シリコン膜１０を除去し、コ
ンタクト孔９のアルミニウム配線５の表面を露出させる
。
性エッチングしてコンタクト孔９の側壁にのみ絶縁膜１
０を残して水平面上の窒化シリコン膜１０を除去し、コ
ンタクト孔９のアルミニウム配線５の表面を露出させる
。
【００１１】ここで、コンタクト孔９の側壁のガスの発
生源となるシリカ膜７は絶縁膜１０により被覆されアウ
トガスがコンタクト孔内に突出することを防止すること
ができる。また、シリカ膜７の表面に形成された上層の
絶縁膜８の膜質は、側壁部に形成する膜質に対し疎な膜
であればよいので、製品個々の特性にあった膜質を選択
することができる。
生源となるシリカ膜７は絶縁膜１０により被覆されアウ
トガスがコンタクト孔内に突出することを防止すること
ができる。また、シリカ膜７の表面に形成された上層の
絶縁膜８の膜質は、側壁部に形成する膜質に対し疎な膜
であればよいので、製品個々の特性にあった膜質を選択
することができる。
【００１２】次に、図２に示すように、コンタクト孔９
を含む表面にアルミニウム層をスパッタにより堆積して
選択的にエッチングし、コンタクト孔９のアルミニウム
配線５と接続するアルミニウム配線１１を形成する。
を含む表面にアルミニウム層をスパッタにより堆積して
選択的にエッチングし、コンタクト孔９のアルミニウム
配線５と接続するアルミニウム配線１１を形成する。
【００１３】
【発明の効果】以上説明したように本発明は、下層の金
属配線上に形成された第１の絶縁膜及びシリカ膜と更に
その表面上に第２の絶縁膜が形成された多層の層間絶縁
膜に設けたコンタクト孔の側壁に第３の絶縁膜を設ける
ことにより、熱処理及びスパッタ時に生ずるシリカ膜か
らのアウトガスに起因するコンタクト抵抗不良を防止で
き、品質の向上した半導体装置の実現できるという効果
を有する。
属配線上に形成された第１の絶縁膜及びシリカ膜と更に
その表面上に第２の絶縁膜が形成された多層の層間絶縁
膜に設けたコンタクト孔の側壁に第３の絶縁膜を設ける
ことにより、熱処理及びスパッタ時に生ずるシリカ膜か
らのアウトガスに起因するコンタクト抵抗不良を防止で
き、品質の向上した半導体装置の実現できるという効果
を有する。
【図１】本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
【図２】本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
【図３】従来の半導体装置の一例を示す半導体チップの
断面図。
断面図。
１ シリコン基板
２，４，６ 酸化シリコン膜
３ 多結晶シリコン層
５，１１ アルミニウム配線
７ シリカ膜
８，１０ 絶縁膜
９ コンタクト孔
Claims (1)
- 【請求項１】 半導体基板上に設けた下層の金属配線
と、前記金属配線を含む表面に順次積層して設けた第１
の絶縁膜，塗布法で形成したシリカ膜，第２の絶縁膜か
らなる層間絶縁膜と、前記層間絶縁膜に設けたコンタク
ト孔と、前記コンタクト孔の側壁に設けて前記シリカ膜
を被覆する第３の絶縁膜と、前記コンタクト孔の下層の
金属配線と接続する上層の金属配線とを有することを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9461591A JPH04324957A (ja) | 1991-04-25 | 1991-04-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9461591A JPH04324957A (ja) | 1991-04-25 | 1991-04-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04324957A true JPH04324957A (ja) | 1992-11-13 |
Family
ID=14115158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9461591A Pending JPH04324957A (ja) | 1991-04-25 | 1991-04-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04324957A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63262856A (ja) * | 1987-04-20 | 1988-10-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01152651A (ja) * | 1987-12-09 | 1989-06-15 | Oki Electric Ind Co Ltd | 多層配線の形成方法 |
-
1991
- 1991-04-25 JP JP9461591A patent/JPH04324957A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63262856A (ja) * | 1987-04-20 | 1988-10-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01152651A (ja) * | 1987-12-09 | 1989-06-15 | Oki Electric Ind Co Ltd | 多層配線の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4285946B2 (ja) | 半導体装置の製造方法 | |
| JPH04324957A (ja) | 半導体装置 | |
| JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 | |
| JP2011029554A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH0330992B2 (ja) | ||
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP2000269328A (ja) | 半導体装置及びその製造方法 | |
| JP2001196453A (ja) | 半導体装置及びその製造方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JPH0547759A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPH10116900A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH11260823A (ja) | 集積回路の多層配線構造と多層配線形成法 | |
| JPH07245345A (ja) | 配線形成法 | |
| JPH07130847A (ja) | 半導体装置およびその製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH04171745A (ja) | 集積回路装置の製造方法 | |
| JPH05109717A (ja) | 半導体装置の製造方法 | |
| JPS6173350A (ja) | 半導体装置の製造方法 | |
| JPH04290460A (ja) | 半導体装置の製造方法 | |
| JP2002217290A (ja) | 多層配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970722 |