JPH0432564B2 - - Google Patents
Info
- Publication number
- JPH0432564B2 JPH0432564B2 JP58203982A JP20398283A JPH0432564B2 JP H0432564 B2 JPH0432564 B2 JP H0432564B2 JP 58203982 A JP58203982 A JP 58203982A JP 20398283 A JP20398283 A JP 20398283A JP H0432564 B2 JPH0432564 B2 JP H0432564B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ回路に関し、特にエミツ
タホロワトランジスタ回路に関するものである。
タホロワトランジスタ回路に関するものである。
第１図により従来例について説明する。第１図
の従来例において、トランジスタ３のベースに
は、電源電圧供給端子５との間に抵抗１が接続さ
れると共に、基準電位点７との間に抵抗２が接続
されている。トランジスタ３のエミツタには基準
電位点との間に抵抗４が接続されると共に、トラ
ンジスタ３のコレクタは電源電圧供給端子５に接
続される。すなわち、第１図に示す回路は、抵抗
１及び抵抗２により構成される入力回路１９，及
びトランジスタ３及び抵抗４で構成され、トラン
ジスタ３のエミツタより端子６を介して出力を取
り出すエミツタホロワ回路８とから成るトランジ
スタ回路を示している。
の従来例において、トランジスタ３のベースに
は、電源電圧供給端子５との間に抵抗１が接続さ
れると共に、基準電位点７との間に抵抗２が接続
されている。トランジスタ３のエミツタには基準
電位点との間に抵抗４が接続されると共に、トラ
ンジスタ３のコレクタは電源電圧供給端子５に接
続される。すなわち、第１図に示す回路は、抵抗
１及び抵抗２により構成される入力回路１９，及
びトランジスタ３及び抵抗４で構成され、トラン
ジスタ３のエミツタより端子６を介して出力を取
り出すエミツタホロワ回路８とから成るトランジ
スタ回路を示している。
ここで、抵抗１，抵抗２のそれぞれの抵抗値を
R1，R2とし、トランジスタ３のベース・エミツ
タ間順方向電圧降下をVBEとすると、端子６より
取り出される出力電圧Vpは、(1)式で与えられる。
R1，R2とし、トランジスタ３のベース・エミツ
タ間順方向電圧降下をVBEとすると、端子６より
取り出される出力電圧Vpは、(1)式で与えられる。
Vp＝R2／R1＋R2×VCC−R1×R2／R1＋R2
×IB−VBE ―(1)
但し、VCC：電源電圧
IB：トランジスタ３のベース電流
このように、第１図に示す従来例においては、
(1)式の右辺第２項に示す様に、エミツタホロワと
して動作するトランジスタ３のベース電流と入力
回路１９の抵抗との電圧降下が生ずる。このた
め、消費電流を小さくするために、入力回路１９
中の抵抗１及び抵抗２の値を大きくした場合、ト
ランジスタ３のベース電流IBに依存する電圧降下
分，すなわち、(1)式右辺第２項の出力電圧に対す
る電動が無視出来なくなる。この結果、第１図の
従来例では、エミツタホロワ回路８より安定した
出力電圧を得るためには、該エミツタホロワ回路
８の入力点に接続される入力回路１９に例えば抵
抗１，及び抵抗２の値を小さくする等の制約を余
儀なくされた。
(1)式の右辺第２項に示す様に、エミツタホロワと
して動作するトランジスタ３のベース電流と入力
回路１９の抵抗との電圧降下が生ずる。このた
め、消費電流を小さくするために、入力回路１９
中の抵抗１及び抵抗２の値を大きくした場合、ト
ランジスタ３のベース電流IBに依存する電圧降下
分，すなわち、(1)式右辺第２項の出力電圧に対す
る電動が無視出来なくなる。この結果、第１図の
従来例では、エミツタホロワ回路８より安定した
出力電圧を得るためには、該エミツタホロワ回路
８の入力点に接続される入力回路１９に例えば抵
抗１，及び抵抗２の値を小さくする等の制約を余
儀なくされた。
本発明の目的は、エミツタホロワ回路として動
作し、且つ該エミツタホロワ回路に動作点を与え
る入力回路に何ら影響を及ぼさないトランジスタ
回路を提供する事にある。
作し、且つ該エミツタホロワ回路に動作点を与え
る入力回路に何ら影響を及ぼさないトランジスタ
回路を提供する事にある。
本発明は、エミツタホロワ型式の第１のトラン
ジスタと、第１のトランジスタのエミツタ側にカ
スケード接続され第１のトランジスタと同じ導電
形式を有する第２のトランジスタと、第２のトラ
ンジスタのベースに接続されたエミツタ及び所定
のバイアスが供給されるベースを含みエミツタ電
流を第２のトランジスタのベース電流として供給
する第３のトランジスタと、第３のトランジスタ
のコレクタ電流とほぼ等しい電流を第１のトラン
ジスタのベースに供給する手段とを有する事を特
徴とする。
ジスタと、第１のトランジスタのエミツタ側にカ
スケード接続され第１のトランジスタと同じ導電
形式を有する第２のトランジスタと、第２のトラ
ンジスタのベースに接続されたエミツタ及び所定
のバイアスが供給されるベースを含みエミツタ電
流を第２のトランジスタのベース電流として供給
する第３のトランジスタと、第３のトランジスタ
のコレクタ電流とほぼ等しい電流を第１のトラン
ジスタのベースに供給する手段とを有する事を特
徴とする。
以下、図面により本発明の実施例を詳述する
と、第２図は本発明の一実施例であり、入力回路
１９を構成する抵抗１及び抵抗２の共通接続点に
は、トランジスタ３のベース及びカレントミラー
回路を構成するマルチコレクタ形式のトランジス
タ１１の一方のコレクタが接続される。トランジ
スタ１１の他方のコレクタは自己のベースと共通
接続され、さらにトランジスタ１０のコレクタに
接続される。トランジスタ１０のエミツタはトラ
ンジスタ９のベースに接続され、且つベースに
は、端子１２を介して所定バイアスが供給され
る。トランジスタ９のコレクタは、トランジスタ
３のエミツタ及び出力端子６に接続され、エミツ
タは抵抗１３を介して基準電位点に接続される。
つまり、トランジスタ３，９はカスケード接続さ
れている。トランジスタ３のコレクタ，及びトラ
ンジスタ１１のエミツタは電源電圧供給端子５に
接続されている。
と、第２図は本発明の一実施例であり、入力回路
１９を構成する抵抗１及び抵抗２の共通接続点に
は、トランジスタ３のベース及びカレントミラー
回路を構成するマルチコレクタ形式のトランジス
タ１１の一方のコレクタが接続される。トランジ
スタ１１の他方のコレクタは自己のベースと共通
接続され、さらにトランジスタ１０のコレクタに
接続される。トランジスタ１０のエミツタはトラ
ンジスタ９のベースに接続され、且つベースに
は、端子１２を介して所定バイアスが供給され
る。トランジスタ９のコレクタは、トランジスタ
３のエミツタ及び出力端子６に接続され、エミツ
タは抵抗１３を介して基準電位点に接続される。
つまり、トランジスタ３，９はカスケード接続さ
れている。トランジスタ３のコレクタ，及びトラ
ンジスタ１１のエミツタは電源電圧供給端子５に
接続されている。
第２図において、トランジスタ３，９，１１，
及び抵抗１３は、端子６を出力端子とし、トラン
ジスタ３のベース点を入力とするエミツタホロワ
回路１４を構成し、その特徴とするところは、入
力回路１９からトランジスタ３をみた入力インピ
ーダンスが無限大となる事である。すなわち、ト
ランジスタ３とトランジスタ９とが同一hFE（電流
増幅率）を有するとすれば（集積回路ではトラン
ジスタ３，９のhFEを同じにすることは得意とす
るところである）、トランジスタ３，９に流れる
電流は等しいからトランジスタ３のベース電流は
トランジスタ９のベース電流に等しくなる。トラ
ンジスタ９のベース電流は、ベースに端子１２を
介して所定バイアスが与えられたトランジスタ１
０のエミツタより供給される。この時、トランジ
スタ１０のコレクタに接続されカレントミラー回
路を構成するトランジスタ１１の入力側、すなわ
ち、ベース・コレクタ共通接続点側にも同様の電
流が流れる。従つて、トランジスタ１１によるカ
レントミラー回路の入力電流対出力電流比を１：
１に設定すれば、該カレントミラー回路の出力側
にも等しい電流、すなわち、トランジスタ９及び
トランジスタ３のベース電流に等しい電流が流れ
る。このカレントミラー回路の出力は、トランジ
スタ３のベースに接続されているため、該トラン
ジスタ３に必要なベース電流は、全て、トランジ
スタ１１によるカレントミラー回路より供給され
る。従つて、エミツタホロワとして動作するトラ
ンジスタ３のベースに接続され、該トランジスタ
３に動作点を与える入力回路１９からトランジス
タ３へ供給される流入電流は零となる。すなわ
ち、入力回路１９より、エミツタホロワ回路１４
をみた入力インピーダンスは無限大となる。
及び抵抗１３は、端子６を出力端子とし、トラン
ジスタ３のベース点を入力とするエミツタホロワ
回路１４を構成し、その特徴とするところは、入
力回路１９からトランジスタ３をみた入力インピ
ーダンスが無限大となる事である。すなわち、ト
ランジスタ３とトランジスタ９とが同一hFE（電流
増幅率）を有するとすれば（集積回路ではトラン
ジスタ３，９のhFEを同じにすることは得意とす
るところである）、トランジスタ３，９に流れる
電流は等しいからトランジスタ３のベース電流は
トランジスタ９のベース電流に等しくなる。トラ
ンジスタ９のベース電流は、ベースに端子１２を
介して所定バイアスが与えられたトランジスタ１
０のエミツタより供給される。この時、トランジ
スタ１０のコレクタに接続されカレントミラー回
路を構成するトランジスタ１１の入力側、すなわ
ち、ベース・コレクタ共通接続点側にも同様の電
流が流れる。従つて、トランジスタ１１によるカ
レントミラー回路の入力電流対出力電流比を１：
１に設定すれば、該カレントミラー回路の出力側
にも等しい電流、すなわち、トランジスタ９及び
トランジスタ３のベース電流に等しい電流が流れ
る。このカレントミラー回路の出力は、トランジ
スタ３のベースに接続されているため、該トラン
ジスタ３に必要なベース電流は、全て、トランジ
スタ１１によるカレントミラー回路より供給され
る。従つて、エミツタホロワとして動作するトラ
ンジスタ３のベースに接続され、該トランジスタ
３に動作点を与える入力回路１９からトランジス
タ３へ供給される流入電流は零となる。すなわ
ち、入力回路１９より、エミツタホロワ回路１４
をみた入力インピーダンスは無限大となる。
ここで、端子６から取り出される出力電圧を
Vp′とすると、Vp′は(2)式で与えられる。
Vp′とすると、Vp′は(2)式で与えられる。
Vp′＝R2／R1＋R2×VCC−VBE −(2)
但し、R1，R2：抵抗１，２の抵抗値
VCC：電源電圧
VBE：トランジタ３のベース・エミツタ順方
向電圧 (2)式より明らかな様に、本発明によれば、従来
例において発生したエミツタホロワ動作のトラン
ジスタのベース電流に起因する出力電圧変動，及
び電圧降下を無くす事が出来る。従つて、第２図
の本発明の一実施例の場合，入力回路１９を構成
する抵抗１，抵抗２の抵抗値を、消費電流を低減
するために大きな値に設定しても何ら出力電圧に
支障を与えない。
向電圧 (2)式より明らかな様に、本発明によれば、従来
例において発生したエミツタホロワ動作のトラン
ジスタのベース電流に起因する出力電圧変動，及
び電圧降下を無くす事が出来る。従つて、第２図
の本発明の一実施例の場合，入力回路１９を構成
する抵抗１，抵抗２の抵抗値を、消費電流を低減
するために大きな値に設定しても何ら出力電圧に
支障を与えない。
さらに、トランジスタ９はトランジスタ３のエ
ミツタ側に設けられているので、トランジスタ３
のコレクタは電源電圧VCCでバイアスされ、その
結果、入力ダイナミツクレンジは狭くならず確保
されている。また、トランジスタ９はベースに所
定のバイアスを受けるトランジスタ１０でバイア
スされており、その結果、トランジスタ９は定電
流源として動作する。したがつて、出力端子６の
接続されるべき負荷に対する電流駆動能力を高く
することができる。このように、トランジスタ９
はトランジスタ３のベース電流を保護するだけで
なく、入力ダイナミツクレンジに影響を与えずか
つ出力端子６の電流駆動能力を高めるという相乗
的な効果をもたらす。
ミツタ側に設けられているので、トランジスタ３
のコレクタは電源電圧VCCでバイアスされ、その
結果、入力ダイナミツクレンジは狭くならず確保
されている。また、トランジスタ９はベースに所
定のバイアスを受けるトランジスタ１０でバイア
スされており、その結果、トランジスタ９は定電
流源として動作する。したがつて、出力端子６の
接続されるべき負荷に対する電流駆動能力を高く
することができる。このように、トランジスタ９
はトランジスタ３のベース電流を保護するだけで
なく、入力ダイナミツクレンジに影響を与えずか
つ出力端子６の電流駆動能力を高めるという相乗
的な効果をもたらす。
第２図では、入力回路として基準電圧発生回路
１９を示したが、該入力回路の構成要件は、特に
限定されるものではない。例えば、第３図の本発
明の他の実施例に示す如く、入力回路として、ト
ランジスタ１７，抵抗１５及び１６によるエミツ
タ接地増幅器を接続し、高利得を得るためにエミ
ツタ接地増幅器の負荷、すなわち抵抗１５の値を
大きな値に設定した場合でも、エミツタホロワ回
路１４の出力より安定した動作点電圧が得られ
る。尚、第３図の端子６の直流動作点電位Vp″は
(3)式で与えられる。
１９を示したが、該入力回路の構成要件は、特に
限定されるものではない。例えば、第３図の本発
明の他の実施例に示す如く、入力回路として、ト
ランジスタ１７，抵抗１５及び１６によるエミツ
タ接地増幅器を接続し、高利得を得るためにエミ
ツタ接地増幅器の負荷、すなわち抵抗１５の値を
大きな値に設定した場合でも、エミツタホロワ回
路１４の出力より安定した動作点電圧が得られ
る。尚、第３図の端子６の直流動作点電位Vp″は
(3)式で与えられる。
Vp″＝｛VCC−（VI−VBE17）×R15／R16｝−VBE3−(3
) 但し、VI：トランジスタ１７のベース電圧 VBE17：トランジスタ１７のベース・エミツタ
間順方向電圧 VBE3：トランジスタ３のベース・エミツタ間順
方向電圧 R15，R16：抵抗１５，１６の抵抗値 更に、本発明は、トランジスタの整合がとりや
すい半導体集積回路に好適である事は明白であ
る。
) 但し、VI：トランジスタ１７のベース電圧 VBE17：トランジスタ１７のベース・エミツタ
間順方向電圧 VBE3：トランジスタ３のベース・エミツタ間順
方向電圧 R15，R16：抵抗１５，１６の抵抗値 更に、本発明は、トランジスタの整合がとりや
すい半導体集積回路に好適である事は明白であ
る。
第１図は従来例を示す回路図であり、第２図は
本発明の一実施例を示す回路図である。第３図は
本発明の他の実施例を示す回路図である。 １，２，４，１３，１５，１６……抵抗、３，
９，１０，１１，１７……トランジスタ、５……
電源電圧供給端子、６，１２，１８……端子、７
……基準電位点、８，１４……エミツタホロワ回
路、１９，２０……入力回路。
本発明の一実施例を示す回路図である。第３図は
本発明の他の実施例を示す回路図である。 １，２，４，１３，１５，１６……抵抗、３，
９，１０，１１，１７……トランジスタ、５……
電源電圧供給端子、６，１２，１８……端子、７
……基準電位点、８，１４……エミツタホロワ回
路、１９，２０……入力回路。
Claims (1)
- １ エミツタホロワ型式の第１のトランジスタ
と、該第１のトランジスタのエミツタにカスケー
ド接続された第２のトランジスタと、該第２のト
ランジスタのベースに接続されたエミツタ及び所
定のバイアスが供給されるベースを有しエミツタ
電流を該第２のトランジスタのベース電流として
供給する第３のトランジスタと、該第３のトラン
ジスタのコレクタに接続された電流入力端子およ
び該第１のトランジスタのベースに接続された電
流出力端子を有し該第３のトランジスタのコレク
タ電流とほぼ等しい電流を該第１のトランジスタ
のベースに供給するカレントミラー回路とを備
え、該第１、第２および第３のトランジスタは同
一導電型であることを特徴とするトランジスタ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20398283A JPS6096010A (ja) | 1983-10-31 | 1983-10-31 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20398283A JPS6096010A (ja) | 1983-10-31 | 1983-10-31 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6096010A JPS6096010A (ja) | 1985-05-29 |
| JPH0432564B2 true JPH0432564B2 (ja) | 1992-05-29 |
Family
ID=16482831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20398283A Granted JPS6096010A (ja) | 1983-10-31 | 1983-10-31 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6096010A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2687027B1 (fr) * | 1992-01-31 | 1994-03-25 | Thomson Composants Milit Spatiau | Amplificateur a transistor suiveur. |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58104010U (ja) * | 1981-12-30 | 1983-07-15 | ソニー株式会社 | バツフア回路 |
-
1983
- 1983-10-31 JP JP20398283A patent/JPS6096010A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6096010A (ja) | 1985-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| EP0463857B1 (en) | Emitter-grounded amplifier circuit with bias circuit | |
| US5162751A (en) | Amplifier arrangement | |
| US3828241A (en) | Regulated voltage supply circuit which compensates for temperature and input voltage variations | |
| JP3157746B2 (ja) | 定電流回路 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JPH0432564B2 (ja) | ||
| US5654666A (en) | High input resistance circuit with base current compensation and method of compensating base current | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JPS6324653Y2 (ja) | ||
| JP3051600B2 (ja) | 電流発生回路 | |
| JP2674274B2 (ja) | 基準電圧回路 | |
| JP3325816B2 (ja) | 直流増幅回路のオフセット電圧補正回路 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JP2598121Y2 (ja) | 電力増幅回路 | |
| JPH0252884B2 (ja) | ||
| JPS59140705A (ja) | 増幅回路 | |
| JPH0749722A (ja) | 定電流回路 | |
| JPH06334451A (ja) | 電流ブースト回路 | |
| JPH0142530B2 (ja) | ||
| JPH0736496B2 (ja) | 半導体回路 | |
| JPH0897649A (ja) | 演算増幅器 | |
| JPH09181539A (ja) | バッファ回路 | |
| JPH0362322B2 (ja) |