JPH04325874A

JPH04325874A - パルス発生装置

Info

Publication number: JPH04325874A
Application number: JP3093780A
Authority: JP
Inventors: Hisaharu Ito; 久治伊藤
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1991-04-24
Filing date: 1991-04-24
Publication date: 1992-11-16
Anticipated expiration: 2013-12-02
Also published as: JP2831151B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、放電灯点灯装置を制御
するパルス幅変調された出力パルス信号を得るためのパ
ルス発生装置に関するものである。

【０００２】

【従来の技術】従来、放電灯点灯回路を制御するパルス
幅変調された出力パルス信号を得るためのこの種のパル
ス発生装置は、マイクロプロセッサを用いて形成され、
プログラムによってソフト的に形成される内部カウンタ
により所定のオン、オフデューティ（所定の“Ｈ”区間
、“Ｌ”区間）の出力パルス信号を得るようにしていた
。

【０００３】しかしながら、このようなパルス発生装置
では、マイクロプロセッサのマシンサイクルによってオ
ン、オフデューテイの設定精度が規制され、一般的にマ
シンサイクルは数μｓｅｃ程度であるので、数μｓｅｃ
以下の精度でオン、オフデューテイを設定することがで
きないという問題があり、放電灯を高周波点灯する放電
灯点灯装置の周波数発生回路として用いる場合に問題が
あった。

【０００４】そこで、出力パルス信号の“Ｈ”区間設定
データ及び“Ｌ”区間設定データをデータラッチ回路に
ラッチし、一定周期のクロック信号をカウントし上記両
区間設定データが交互にセットされるプリセッタブルな
カウンタ回路からのリップルキャリー信号をトグルフリ
ップフロップ回路のトリガクロック信号とし、上記トグ
ルフリップフロップ回路からパルス変調された出力パル
ス信号を得るようにして、マイクロプロセッサの内部カ
ウンタを用いて、“Ｈ”区間及び“Ｌ”区間を設定して
いた場合のように、マイクロプロセッサのマシンサイク
ルにてオン、オフデューテイの設定精度が規制されるこ
とがないようにし、マシンサイクルに関係なく“Ｈ”区
間及び“Ｌ”区間を任意に設定することができ、オン、
オフデューテイの設定精度を高くすることができるよう
にしたパルス発生装置が提案されている。

【０００５】

【発明が解決しようとする課題】図１４は従来のブロッ
ク図を示し、マイクロプロセッサＭからの“Ｈ”区間設
定データ及び“Ｌ”区間設定データをＰＷＭ回路Ａに入
力し、上述のオン、オフデューテイを設定しているもの
である。ところで、上述のパルス発生装置においては、
ＰＷＭ回路Ａの出力の１周期以内に新たなデータがマイ
クロプロセッサＭから出力されなければ、次の周期も前
の周期と同じパルス幅のデータが出力される。言い換え
ると、マイクロプロセッサＭのマシンサイクルより小さ
なパルス幅の信号は出力されないということである。

【０００６】すなわち、図１５（ａ）はＡパターンを示
し、同図（ｂ）はＢパターンを示し、Ａパターンでは、
１マシンサイクルで、オンオフの時間の割合を４：６、
５：５、６：４というように変化させ、Ｂパターンでは
、４：２、４：３、４：４と変化させるパターンである
。図１５（ａ）では、ＰＷＭ回路の出力は１周期毎に変
化する。しかし、（ｂ）に示すＢパターンデータでは、
１マシンサイクルがＰＷＭ出力幅の時間より長いため、
次のデータが読み飛ばされ、同じＰＷＭ出力幅となる。そして、次のパターンデータでパルス幅が変化する。

【０００７】しかし、これでは、１周期毎にパルス幅を
変化させ出力する信号を生成するための条件が、マイク
ロプロセッサの能力（速いマシンサイクルのマイクロプ
ロセッサ）に関わってくる。高速なマイクロプロセッサ
を用いれば上述の問題は解決するが、それでも限界（現
在の高速のマイクロプロセッサでも４０ＭＨｚクロック
前後）がある。また、そのようなマイクロプロセッサは
高価であるので実用的ではない。

【０００８】本発明は上述の点に鑑みて提供したもので
あって、高速にパルス幅変化させることが可能なパルス
発生装置を提供することを目的とするものである。

【０００９】

【課題を解決するための手段】本発明は、データラッチ
回路の前に、“Ｈ”区間設定データ及び“Ｌ”区間設定
データをプリセットしてアップあるいはダウンカウント
するプリセッタブルなアップ／ダウンカウンタを設けた
ものである。

【００１０】

【作　　用】而して、アップ／ダウンカウンタをＰＷＭ
回路の入力クロックでアップあるいはダウンカウントす
ることで、該クロックを同じスピードで最高データを切
り換えることを可能とし、マイクロプロセッサのマシン
サイクルに依存しないようにしている。

【００１１】

【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明のＰＷＭ回路Ａの一実施例を示すも
ので、出力パルス信号の“Ｌ”区間設定データおよび“
Ｈ”区間設定データをプリセットして、クロック信号Ｃ
ＬＫにてアップ或いはダウンカウントするアップ／ダウ
ンカウンタ１１と、アップ／ダウンカウンタ１１からの
データをラッチするデータラッチ回路１と、一定周期の
クロックをカウントし上記両区間設定データが交互にセ
ットされるプリセッタブルなカウンタ回路２と、上記カ
ウンタ回路２からのリップルキャリー信号をトリガクロ
ックとするトグルフリップフロップ回路３とで構成され
、両区間設定データをそれぞれ独立に変化させるパルス
幅制御手段を設けることによりトグルフリップフロップ
回路３からパルス幅変調された出力パルス信号を得るよ
うにしたものである。

【００１２】実施例にあっては、パルス幅制御手段はマ
イクロプロセッサにて形成されており、マイクロプロセ
ッサから出力される“Ｌ”区間設定データ、“Ｈ”区間
設定データがデータラッチ回路１の入力端子ＩＮ１　〜
ＩＮ１　２　に入力され、タイミング制御回路４から出
力されるタイミング信号によってラッチされるようにな
っている。

【００１３】ここに、データラッチ回路１は１次バッフ
ァ１ａと２次バッファ１ｂとで形成され、両バッファ１
ａ，１ｂは、図２および図３に示すようにフリップフロ
ップとＴバッファとで形成されている。１次バッファ１
ａでは、区間データ設定信号ＨＬが入力されているとき
に、入力端子ＩＮ１　〜ＩＮ１　２　を介して入力され
るデータＤＴ１　〜ＤＴ１　２　をラッチ信号ＬＡＴＣ
ＨＡ　，ＬＡＴＣＨＢ　によって“Ｌ”区間設定データ
ＤＡ１　〜ＤＡ１　２　、“Ｈ”区間設定データＤＢ１
　〜ＤＢ１　２　としてラッチするようになっている。

【００１４】また、２次バッファ１ｂでは、ラッチ信号
ＬＴＣＨによって１次バッファ１ａのラッチデータとし
ての区間設定データＤＡ１　〜ＤＡ１　２　、ＤＢ１　
〜ＤＢ１　２　を取り込んで、イネーブル信号ＥＮＡ　
，ＥＮＢ　によって選択された区間設定データＤＡ１　
〜ＤＡ１　２　あるいはＤＢ１　〜ＤＢ１　２　をカウ
ンタ回路２のプリセットデータとして出力するようにな
っている。また、ハーフクロック制御信号ＨＬＦも一旦
ラッチして信号ＨＡＬＦとして出力するようになってい
る。

【００１５】また、図４に示すように、カウンタ回路２
およびトグルフリップフロップ回路３はカウンタ／出力
回路５として一体化されており、４ビットのプリセッタ
ブルカウンタを３個用いて１２ビットのカウンタ回路２
が形成され、カウンタ回路２のリップルキャリー信号Ｒ
ＣＹ１　がハーフクロック制御回路６を介してトグルフ
リップフロップ回路３に入力されている。

【００１６】このトグルフリップフロップ回路３出力は
２個のインバータを介して出力パルス信号ＯＵＴとして
出力され、同時に、所定のプリセットデータをデータラ
ッチ回路１から読み出すイネーブル信号ＥＮＡ　，ＥＮ
Ｂ　が出力されるようになっている。ここに、ハーフク
ロック制御回路６は、ハーフクロック制御信号ＨＡＬＦ
が“Ｈ”のときに、リップルキャリー信号ＲＣＹの立ち
上がりを半クロックだけ右にシフトさせ、クロック信号
ＣＬＫの半クロックの精度で“Ｈ”区間、“Ｌ”区間の
制御を可能にしている。

【００１７】また、図５に示すように、タイミング制御
回路４は、ラッチ信号ＬＡＴＣＨ，ＬＡＴＣＨＡ　，Ｌ
ＡＴＣＨＢ　，ＬＴＣＨを発生するラッチ制御回路４ａ
と、図６に示すようなクリア信号ＣＬＥＡＲ，ロード信
号ＬＯＡＤ，ラッチ信号ＬＴＣＨ１　を発生するカウン
タ制御回路４ｂとで形成されており、マイクロプロセッ
サから出力されるクロック信号ＣＬＫ，スタート信号Ｓ
ＴＡＲＴ，区間データセット信号ＨＬに基づいて所定の
タイミング信号を出力し、各回路の動作タイミングを制
御するようになっている。

【００１８】ところで、実施例では、図１に示すように
、出力パルス信号ＯＵＴに基づいて２相クロック信号Ｏ
ＵＴ１　，ＯＵＴ２　を発生させる２相クロック発生回
路７と、放電灯点灯装置１０のスイッチングを制御する
出力信号として、出力パルス信号ＯＵＴを出力するか、
２相クロック信号ＯＵＴ１　，ＯＵＴ２　を出力するか
を切り換え信号ＳＥ／ＨＢにより切り換える出力切換回
路８とが設けられており、シングルエンド型（出力パル
ス信号ＯＵＴでスイッチングトランジスタが制御される
１石インバータ方式）あるいはハーフブリッジ型（２相
クロック信号ＯＵＴ１　，ＯＵＴ２によって直列接続さ
れた一対のスイッチングトランジスタが制御される２石
インバータ方式）の放電灯点灯装置１０のスイッチング
制御信号が得られるようになっている。

【００１９】ここに、２相クロック発生回路７は、図７
に示すように、クロック信号ＣＬＫをカウントしてノン
オーバラップ区間を設定するプリセッタブルカウンタ回
路７ａと、プリセッタブルカウンタ回路７ａから出力さ
れるリップルキャリー信号ＲＣＹ２　’に基づいてゲー
ト回路７ｃを制御するゲート制御回路７ｂとで形成され
、８ビットの設定スイッチで設定されるノンオーバラッ
プ区間設定データＨＢ１　〜ＨＢ８　に基づいてノンオ
ーバラップ区間が設定された２相クロック信号ＯＵＴ１
　，ＯＵＴ２　を出力するようになっている。

【００２０】尚、図１２はアップ／ダウンカウンタ１１
の回路図を示し、プリセッタブルな４ビットのカウンタ
を３つ用いて構成している。図１１はブロック図を示し
、アップ／ダウンカウンタ１１にはマイクロプロセッサ
Ｍから“Ｈ”区間設定データ及び“Ｌ”区間設定データ
が入力されてプリセットを行う。ここで、マイクロプロ
セッサＭからのデータは初期値だけでよく、その間はア
ップ／ダウンカウンタ１１にて、１周期づつインクレメ
ントまたはデイクレメントされた値がＰＷＭ回路Ａの入
力に与えられるようになっている。

【００２１】図１３（ａ）は従来の出力例を示し、同図
（ｂ）は本発明の出力例を示している。従来では、マシ
ンサイクルの１周期毎にマイクロプロセッサＭから“Ｈ
”区間設定データ及び“Ｌ”区間設定データをＰＷＭ回
路Ａに入力していたが、本発明では、（ｂ）に示すよう
に、初期値（図示例ではオンオフの時間の割合が３：３
）のデータだけを与えておくことで、図示例では１づつ
インクレメントしている。

【００２２】次に、パルス発生装置の全体の動作につい
て説明する。図８は本実施例の基本動作を示す波形図で
あり、まず、マイクロプロセッサから出力されるスター
ト信号ＳＴＡＲＴが立ち上がると、システムリセットが
行われる。次に、“Ｌ”区間設定データＤＡ１　〜ＤＡ
１　２　が確定すると、マイクロプロセッサから“Ｌ”
区間設定データがアップ／ダウンカウンタ１１にプリセ
ットされ、マイクロプロセッサから区間データ設定信号
ＨＬが立ち上がり、ラッチ信号ＬＡＴＣＨＡ　が１パル
ス出力されてデータラッチ回路１の１次バッファ１ａに
“Ｌ”区間設定データＤＡ１　〜ＤＡ１　２がラッチさ
れる。

【００２３】次に、“Ｈ”区間設定データＤＢ１　〜Ｄ
Ｂ１　２　が確定すると、“Ｈ”区間設定データがアッ
プ／ダウンカウンタ１１にプリセットされ、区間データ
設定信号ＨＬの立ち下がりでラッチ信号ＬＡＴＣＨＢ　
が１パルス出力されて“Ｈ”区間設定データＤＢ１　〜
ＤＢ１　２　がデータラッチ回路１の１次バッファ１ａ
にラッチされる。

【００２４】次に、クリア信号ＣＬＥＡＲが“Ｌ”にな
り、ラッチ信号ＬＴＣＨが１パルス出力され、両区間設
定データＤＡ１　〜ＤＡ１　２　、ＤＢ１　〜ＤＢ１　
２　は２次バッファ１ｂにラッチされる。このとき、イ
ネーブル信号ＥＮＡ　が“Ｈ”となっているので、２次
バッファ１ｂから“Ｌ”区間設定データＤＡ１　〜ＤＡ
１　２　が読み出され、カウンタ回路２にプリセットデ
ータをセットするロード信号ＬＯＡＤが出力されたとき
、カウンタ回路２に“Ｌ”区間設定データＤＡ１〜ＤＡ
１　２　がセットされ、クロック信号ＣＬＫのカウント
が開始される。

【００２５】次に、カウンタ回路２の出力Ｑ１　〜Ｑ１
　２　が総て“Ｈ”になると、リップルキャリー信号Ｒ
ＣＹ１　が出力され、このリップルキャリー信号ＲＣＹ
１　によってイネーブル信号ＥＮＢ　が“Ｈ”になり、
同時に出力パルス信号ＯＵＴも“Ｈ”になる。すると、
“Ｈ”区間設定データＤＢ１　〜ＤＢ１　２　がカウン
タ回路２にプリセットされ、クロック信号ＣＬＫのカウ
ントを開始し、リップルキャリー信号ＲＣＹ１　が得ら
れると、出力パルス信号ＯＵＴが“Ｌ”になるとともに
イネーブル信号ＥＮＡ　が“Ｈ”になり、アップ／ダウ
ンカウンタ１１からのクロック信号ＣＬＫにてアップ或
いはダウンカウントされた区間データを受けて上述の動
作を繰り返すようになっている。

【００２６】したがって、両区間設定データＤＡ１　〜
ＤＡ１　２、ＤＢ１　〜ＤＢ１　２　に基づいて出力パ
ルス信号ＯＵＴの“Ｌ”区間および“Ｈ”区間が任意に
（１２ビットの範囲で）設定でき、オン、オフデューテ
ィを設定できるようになっている。なお、オン、オフデ
ューティを変更する場合には、“Ｌ”区間設定データＤ
Ａ１　〜ＤＡ１　２　をセットした後、区間データ設定
信号ＨＬを“Ｈ”にし、“Ｈ”区間設定データＤＢ１　
〜ＤＢ１　２　をセットした後、区間データ設定信号Ｈ
Ｌを“Ｌ”にすれば良い。

【００２７】例えば、図８に示すように、クロック信号
ＣＬＫの周波数を１６ＭＨｚ（周期６２．５ｎｓｅｃ）
とし、“Ｈ”区間を１６１パルス、“Ｌ”区間を１６４
パルスに設定する場合には、“Ｈ”区間設定データＤＢ
１　〜ＤＢ１　２　の８ビット目および６ビット目を”
１”に設定し、“Ｌ”区間設定データＤＡ１　〜ＤＡ１
　２　の８ビット目、６ビット目、２ビット目、１ビッ
ト目を”１”に設定すれば良いことになる。

【００２８】この場合、出力パルス信号ＯＵＴの周期は
、クロック信号ＣＬＫの３２５パルス分となって２０．
２μｓｅｃであり、周波数４９．２ｋＨｚとなる。また、“Ｌ”区間あるいは“Ｈ”区間の幅を１パルス分
（６２．５ｎｓｅｃ）だけ広くすると、周期はクロック
信号ＣＬＫの３２６パルス分となり、周波数は４９．１
ｋＨｚになる。

【００２９】したがって、実施例では、出力パルス信号
ＯＵＴの“Ｈ”区間あるいは“Ｌ”区間を６２．５ｎｓ
ｅｃ刻みで設定できるとともに、０．１ｋＨｚ刻みで周
波数を制御できることになり、この設定精度は、従来の
マイクロプロセッサによるソフト的な内部カウンタを用
いたパルス発生装置では到底達成できない設定精度であ
り、放電灯点灯装置のスイッチング制御信号として用い
た場合において、きめ細かな点灯制御が行えることにな
る。なお、カウンタ回路２にてカウントされるクロック
信号ＣＬＫの周波数を高くすれば、設定精度をより高く
できることは言うまでもない。

【００３０】次に、図９に示すハーフクロック制御につ
いて説明する。まず、図４に示すハーフクロック制御回
路６に用いているフリップフロップＦＦ１，ＦＦ３はリ
セットタイプのＤ−フリップフロップであり、Ｒ信号が
Ｈレベルのとき、Ｑ出力はＬレベルである。また、フリ
ップフロップＦＦ２はセットタイプのＤ−フリップフロ
ップであり、Ｓ信号がＨレベルのとき、Ｑ出力はＨレベ
ルである。そして、各々Ｒ信号、Ｓ信号がＬレベルの時
、クロック信号Ｔの立ち上がりでトリガがかかるように
なっている。

【００３１】今、図９に示すように、マイクロプロセッ
サから出力されるハーフクロック制御信号ＨＬＦ（すな
わち、データラッチ回路１から出力される信号ＨＡＬＦ
）が“Ｌ”の場合には、リップルキャリー信号ＲＣＹ１
　はそのままＲＣＹとして、トグルフリップフロップ回
路３のトリガ信号となり、図９（ｂ）に示すように、リ
ップルキャリー信号ＲＣＹの立ち上がりに同期して出力
パルス信号ＯＵＴの反転が行われる。

【００３２】一方、ハーフクロック制御信号ＨＬＦが“
Ｈ”になると、図９（ａ）に示すように、リップルキャ
リー信号ＲＣＹの立ち上がりが半クロックだけ右にシフ
トし、このシフトされたリップルキャリー信号ＲＣＹが
トグルフリップフロップ回路３のトリガ信号となって出
力パルス信号ＯＵＴの反転動作が行われる。このハーフ
クロック制御の動作をもう少し詳述する。すなわち、信
号ＨＬＦがＨレベルになると、ナンドゲートＧ１　の出
力がＬレベルとなり、フリップフロップＦＦ２のＳ入力
をＬレベルとし、フリップフロップＦＦ２のＱ出力はＨ
レベルの状態を維持している。

【００３３】そして、図１０に示すように、クロック信
号ＣＬＫの立ち上がりに同期して、リップルキャリー信
号ＲＣＹ１　が出力され、同時にフリップフロップＦＦ
２のＱ出力はＬレベルとなる。次のクロック信号ＣＬＫ
の立ち上がりで、フリップフロップＦＦ１のＱ出力がＨ
レベルとなり、そのクロックの立ち下がりでフリップフ
ロップＦＦ３のＱ出力がＨレベルとなり、そのため、ノ
アゲートＧ３　の出力はＬレベルとなる。そして、リッ
プルキャリー信号ＲＣＹが出力される。また、次のクロ
ック信号ＣＬＫの立ち下がりで、リップルキャリー信号
ＲＣＹはＬレベルとなる。

【００３４】したがって、ハーフクロック制御信号ＨＬ
Ｆが“Ｈ”の場合、“Ｌ”区間あるいは“Ｈ”区間を、
区間設定データＤＡ１　〜ＤＡ１　２　，ＤＢ１　〜Ｄ
Ｂ１　２　にて設定される図９（ｂ）の場合に比べてク
ロック信号ＣＬＫの半クロック分だけ広くでき、クロッ
ク信号ＣＬＫの周波数を高くすることなく“Ｌ”区間お
よび“Ｈ”区間の設定精度を倍にすることができる。

【００３５】次に、２相クロック発生回路７では、ノン
オーバッラップ区間設定データＨＢ１　〜ＨＢ８　がプ
リセットされたプリセッタブルカウンタ回路７ａにてク
ロック信号ＣＬＫをカウントしてノンオーバラップ区間
を設定するようになっており、図１１に示すように、プ
リセッタブルカウンタ回路７ａから出力されるリップル
キャリー信号ＲＣＹ２　’に基づいてゲート回路７ｃを
制御するゲート制御信号が形成され、このゲート制御信
号にて制御されるゲート回路７ｃによって出力パルス信
号ＯＵＴにノンオーバラップ区間を付与した２相クロッ
ク信号ＯＵＴ１　，ＯＵＴ２　が形成されるようになっ
ている。

【００３６】上述のようにして発生された出力パルス信
号ＯＵＴおよび２相クロック信号ＯＵＴ１　，ＯＵＴ２
　は、出力切換回路８を介して出力されるようになって
おり、出力切り換え信号ＳＥ／ＨＢが“Ｈ”のとき、出
力パルス信号ＯＵＴが出力され、出力切り換え信号ＳＥ
／ＨＢが“Ｌ”のとき、２相クロック信号ＯＵＴ１　，
ＯＵＴ２　が出力される。したがって、出力切り換え信
号ＳＥ／ＨＢを適当に設定することにより、シングルエ
ンド型あるいはハーフブリッジ型の放電灯点灯装置１０
に対応できるパルス発生装置が得られることになる。

【００３７】

【発明の効果】本発明は上述のように、“Ｈ”区間設定
データ及び“Ｌ”区間設定データをプリセットしてアッ
プあるいはダウンカウントするプリセッタブルなアップ
／ダウンカウンタを設けたものであるから、マイクロプ
ロセッサのデータは初期値だけでよく、その間はアップ
／ダウンカウンタを用いることにより、１周期づつイン
クレメントまたはデイクレメントされた値がＰＷＭ回路
の入力に与えられるようになっているので、マイクロプ
ロセッサのマシンサイクルに依存することがなく出力さ
せることが可能となり、高速にパルス幅変化させること
が可能となり、また、マイクロプロセッサにおけるソフ
トウエア量をみても初期値を与えるだけで、あとはアッ
プ／ダウンカウンタで制御されるので、プログラム容量
を減少させることが可能となる効果を奏するものである
。

【図面の簡単な説明】

【図１】本発明の実施例の全体のブロック回路図である
。

【図２】データラッチ回路の１次バッファの回路図であ
る。

【図３】データラッチ回路の２次バッファの回路図であ
る。

【図４】カウンタ／出力回路の回路図である。

【図５】ラッチ制御回路の回路図である。

【図６】カウンタ制御回路の回路図である。

【図７】２相クロック発生回路の回路図である。

【図８】タイムチャートである。

【図９】ハーフクロック制御を行う場合のタイムチャー
トである。

【図１０】ハーフクロック制御を行う場合のタイムチャ
ートである。

【図１１】全体のブロック図である。

【図１２】アップ／ダウンカウンタの回路図である。

【図１３】動作説明図である。

【図１４】従来例のブロック図である。

【図１５】従来例の動作説明図である。

【符号の説明】

１　　データラッチ回路２　　カウンタ回路３　　トグルフリップフロップ回路１１　　アップ／ダウンカウンタ

Claims

【特許請求の範囲】

【請求項１】　　出力パルス信号の“Ｈ”区間設定デー
タおよび“Ｌ”区間設定データをラッチするデータラッ
チ回路と、一定周期のクロックをカウントし上記両区間
設定データが交互にセットされるプリセッタブルなカウ
ンタ回路と、上記カウンタ回路からのリップルキャリー
信号をトリガクロックとするトグルフリップフロップ回
路とで構成され、両区間設定データをそれぞれ独立に変
化させるパルス幅制御手段を設けることにより、上記ト
グルフリップフロップ回路からパルス幅変調された出力
パルス信号を得るようにしたパルス発生装置において、
上記データラッチ回路の前に、“Ｈ”区間設定データ及
び“Ｌ”区間設定データをプリセットしてアップあるい
はダウンカウントするプリセッタブルなアップ／ダウン
カウンタを設けたことを特徴とするパルス発生装置。