JPH0432636B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は回転駆動系の制御回路に関し、特に
VTRの回転ヘツドサーボ系或いはキヤプスタン
サーボ系に用いて最適なものである。

VTRの回転ヘツドサーボ系或いはキヤプスタ
ンサーボ系においては、速度情報及び位相情報を
デイジタル計数値の形で計測し、これらの情報に
基いてパルス幅変調信号を夫々発生させ、これら
を電圧または電流に夫々変換して駆動モータに供
給し、速度及び位相を目標値に設定するデイジタ
ルサーボ回路が既に用いられている。一般には、
このようなデイジタルサーボ回路は、速度系及び
位相系のサーボループを夫々持ち、両者の制御出
力を夫々アナログ値の電圧または電流にしてから
混合して、１つの制御信号として駆動モータに与
えるように構成されている。

従つて、このようなデイジタルサーボ回路で
は、デイジタル値の速度情報及び位相情報の夫々
のパルス幅変調信号からキヤリア成分を除去して
電圧または電流に変換する一対のローパスフイル
タ及びこれらのローパスフイルタでアナログ値に
変換された速度制御信号と位相制御信号とを混合
する。

また、このようなデイジタルサーボ回路をIC
化する際には、ICのピン端子として速度及び位
相の一対の出力端子を設けることになる。

本発明はこれらの点にかんがみ、回路構成がよ
り簡略な回転駆動系の制御回路を提供するもので
ある。

以下本発明の実施例を従来技術と共に説明す
る。

第１図は、VTRにおける従来の回転ヘツドサ
ーボ回路の主要部を示すブロツク回路図で、第２
図はその動作を示すタイムチヤートである。
VTRの回転ヘツドドラムには回転速度検出用の
マグネツトピースが２〜６個取り付けられ、固定
側には一組の検出ヘツドPGA、PGB（パルスジエ
ネレータ）が設けられている。これらの検出ヘツ
ドからは第２図Ａ及びＢに示す検出信号が得られ
る。これらの検出信号は第１図の速度サーボ系に
おけるRSフリツプフロツプ１に与えられ、その
Ｑ出力から第２図Ｃに示すような相互のパルス間
隔を示す計測パルスａが得られる。この計測パル
スａの幅はヘツドドラムの回転速度を代表してい
る。

計測パルスａはストローブパルスとしてアンド
ゲート２に送られ、第２図Ｄに示すクロツクパル
スｂが計測パルスａの幅内で抽出される。抽出さ
れた第２図Ｅに示すクロツクパルスｃは計測カウ
ンタ３に送られ、ここで計測パルスａのパルス幅
がクロツクパルスの計数値として計測される。こ
の計数値は速度情報である。

次にカウンタ３の計数値は、連続クロツクパル
スｄを計数するバツフアーカウンタとこのバツフ
アーカウンタの所定計数出力（例えばMSB出力）
でセツトされるPWM発生フリツプフロツプとか
ら成るPWM変換回路４に送られ、ここで速度情
報に応じたパルス幅変調信号Ｓ−PWMが形成さ
れる。このバツフアーカウンタは計測カウンタ３
の出力でリセツトされ、速度情報がこのバツフア
ーカウンタの巡循位相の形で蓄えられて、速度情
報を持つた出力がバツフアーカウンタから得られ
る。この出力（計数値ｃ）は、次の出力が発生す
るまで一定周期のクロツクパルスでリセツトされ
る上記PWM発生フリツプフロツプに（第２図の
場合、４個の）セツト信号として各々与えられ、
第２図Ｆに示すような立下り位置（リセツト）が
固定でかつ立上り位置（セツト）が速度情報で位
置変調されて結果的にパルス幅変調された信号Ｓ
−PWMが形成される。

速度情報がパルス幅の形に変換された信号Ｓ−
PWMは、ローパスフイルタ５でDC信号に変換
され、速度制御電圧として混合器６、ドライブア
ンプ７を経てドラムモータ８に与えられる。この
結果、ヘツドドラムの回転速度が定められた一定
速度に制御される。

一方、回転ヘツドドラムには回転位相検出用の
１つのマグネツトが取り付けられ、これと対向し
て位相検出ヘツドPGHが設けられている。この
検出ヘツドの出力と、基準垂直同期信号REF−
Ｖとが第１図の位相サーボ系のRSフリツプフロ
ツプ９に与えられる。この位相サーボ系は前述の
速度サーボ系と同一の構造でよく、RSフリツプ
フロツプ９で位相検出パルスPGHと基準垂直同
期信号REF−Ｖとの位相差を代表する計測パル
スｅを発生する。そして、この計測パルスｅの区
間でクロツクパルスｆをストローブするアンドゲ
ート１０、ストローブされたクロツクパルスを計
数する計測カウンタ１１、連続クロツクパルスが
与えられ、上記カウンタ１１の計数値に基づいて
位相情報を搬送するためのパルス幅変調信号Ｐ−
PWMを形成するPWM変換回路１２を夫々具備
している。

位相サーボ系の出力Ｐ−PWMはローパスフイ
ルタ１３でDC信号に変換され、位相制御電圧と
して混合器６で速度制御電圧と所定の比率で混合
されてからモータ８に与えられる。この結果、回
転ヘツドドラムが基準垂直同期信号REF−Ｖに
同期して回転される。

既述のように、この従来のサーボシステムで
は、速度及び位相制御信号をアナログ信号に変換
して混合するためにローパスフイルタが一対必要
であり、これらのアナログ信号を混合する混合器
６（差動アンプ等）を必要とし、また、この混合
器における混合比を調整する手段も必要である。

また、速度及び位相制御信号の混合されたアナ
ログ信号でモータを制御するのでモータドライブ
アンプ７としてＡ級アンプが必要であり、効率が
悪い上に回路が複雑である。

さらに、このようなサーボシステムをIC化し
た場合、速度及び位相のパルス幅変調出力用のピ
ン端子が一対必要となる。

次に、上述の欠点を解消した本発明による回転
ヘツドサーボ回路の実施例を第３図に示す。ま
た、第４Ａ図〜第４Ｃ図は夫々第３図に示すサー
ボ回路１６の次段に連なるモータ駆動回路の種々
の実施例を示している。また、第５図及び第６図
は第３図の動作を説明するタイムチヤートであ
る。

第３図のサーボ回路１６の主要部は従来（第１
図）とほぼ同じであつて、同様の部分には同一の
符号を付してある。このサーボ回路では、速度及
び位相系のパルス幅変調出力Ｓ−PWM及びＰ−
PWMをパルス信号の状態で混合回路１７で合成
して速度及び位相の両方の制御情報を含むパルス
幅変調信号PWMを形成する。この信号PWMは
例えば第４Ａ図のようにローパスフイルタ１８で
DC信号に変換されてからＡ級ドライブアンプ１
９を介してモータ８に与えられる。従つて、この
サーボ回路１６にはローパスフイルタ１８が１つ
でよく、回路が極めて簡素化される。また、この
サーボ回路をIC化したときには出力用のピン端
子も１つでよい。

モータ駆動回路の別な実施例として、第４Ｂ図
に示すように、サーボ回路１６のPWM出力をＤ
級スイツチングアンプ２０でパルス増幅してか
ら、ローパスフイルタ１８を介してモータ８に与
えてもよい。この場合、第４Ａ図のようなＡ級ア
ンプ１９を用いなくてもよいから、電力消費量を
低減することができる。また、第４Ｃ図に示すよ
うに、第４Ｂ図のスイツチングアンプ２０をサー
ボ回路１６内に作れば回路を極めて簡単にするこ
とができる。

第３図のサーボ回路１６において、速度サーボ
系の構成について説明する。

RSフリツプフロツプ１、アンドゲード２、カ
ウンタ３、バツフアーカウンタ４ａとフリツプフ
ロツプ２７とから成るPWM変換回路４は従来の
ものとほぼ同一である。そして、フリツプフロツ
プ２７からは立上がりが回転速度に応じて位置変
調され、立下がりが第５図Ａに示すクロツクパル
スｇの立下がりと同期するＳ−PWM信号が出力
される。第３図において転送制御回路２１は、フ
リツプフロツプ１からの出力の立下がりに同期し
てカウンタ３からバツフアカウンタ４ａに係数値
を転送させるものである。

一方、位相サーボ系については、従来、連続ク
ロツクパルスｆが分周器を用いて作られていたの
に対して、連続クロツクパルスｆを切換手段３０
を用いて切換えられるようなつている他はRSフ
リツプフロツプ９、アンドゲート１０、カウンタ
１１、バツフアーカウンタ１２ａとフリツプフロ
ツプ２８とから成るPWM変換回路１２は従来の
ものとほぼ同一である。この位相サーボ系はフリ
ツプフロツプ９のセツト、リセツト入力に第６図
Ａ，Ｂに示すPGH、REF−Ｖの信号が夫々入力
され、第６図Ｃに示す計測パルスｅがこのフリツ
プフロツプ９のＱ出力から出力される。そして、
上述の速度サーボ系と同様にアンドゲート１０で
連続クロツクパルスｆを抽出したクロツクパルス
ｈ（第６図Ｄに示す）がカウンタ１１に入力され、
バツフアーカウンタ１２ａにおいて第６図Ｅに示
すＰ−MSB信号が出力され、フリツプフロツプ
２８でＰ−PWM信号を形成する。ただし、この
位相サーボ系のフリツプフロツプ２８は速度サー
ボ系のフリツプフロツプ２７とはセツト、リセツ
トの入力が異なり、クロツクパルスｇがセツト入
力に接続され、バツフアカウンタ１２ａの出力が
リセツト入力に接続されている。このために、位
相サーボ系のＰ−PWM信号は立上がりがクロツ
クパルスｇに同期して、立下がりがＰ−MSBに
よつて位置変調される。なお、転送制御回路２２
の動作は速度サーボ系の転送制御回路２１と同様
の制御を行う。

このサーボ回路１６において、フリツプフロツ
プ２７のリセツト入力及びフリツプフロツプ２８
のセツト入力に第５図Ａに示すクロツクパルスｇ
が入力されているので、第５図Ｂに示すように、
速度系のＳ−PWM信号は立上がりが位置変調さ
れ、立下がりが第５図Ａに示すクロツクパルスｇ
の立下がりと同期し、位相系のＰ−PWM信号は
第５図Ｃに示すように立上がりが第５図Ａに示す
クロツクパルスｇの立下がりと同期して、立下が
りが位置変調されている。

従つて、これらのＳ−PWM信号とＰ−PWM
信号とを第３図に示す混合回路１７（オンゲート
でよい）により混合すると、第５図Ｄに示すよう
に立上がりがＳ−PWM信号によつて位置変調さ
れ、立下がりがＰ−PWM信号によつて位置変調
されたPWM信号を得ることができる。

また、速度制御情報と位相制御情報との混合比
を変化させるには、第３図の如く例えば位相系の
PWM変換回路１２におけるバツフアーカウンタ
１２ａの動作クロツクｆの周波数を切換スイツチ
３０で変更すればよい。この切換スイツチ３０の
入力には４種のクロツクパルスCK１〜CK４が与
えられ、夫々の周期の比率は例えば１：1/2：1/
３：1/4に設定されている。スイツチ３０で選択さ
れたクロツクパルスは、バツフアーカウンタ１２
ａに送られる。

なおクロツクパルスｆのパルス数は、クロツク
パルスCK１〜CK４の周期に関係なく、バツフア
ーカウンタ１２ａのピツト数で定まる一定数２_N
となるように、スイツチ３０の選択に応じて変更
される。このパルス数２_Nでもつてバツフアーカ
ウンタ１２ａは一回転し、第５図Ａの基準クロツ
クパルスCKの周期で第６図Ｅのような最上位ビ
ツト出力を発生する。この最上位ビツト出力Ｐ−
MSBは既述のように第３図のフリツプフロツプ
２８のリセツト入力に与えられ、位相制御情報を
持つパルス幅変調信号Ｐ−PWM（第６図Ｆ）が
形成される。

このパルス幅変調信号のパルス幅の基準値は選
択されたクロツクパルスCK１〜CK４に応じて変
更することができるから、例えばクロツクCK１
をスイツチ３０で選択したときに速度と位相との
混合比が1/nであればクロツCK２〜CK４を選択
することにより、混合比を1/2n、1/3n、1/n4の
ように次第に小さくすることができる。

従つて上述の速度制御情報と位相制御情報との
混合比の変更は、スイツチ３０の切換えによつて
行うことができるから、従来の第１図の如く、ア
ナログ信号の状態で混合器６における混合比を変
更する操作に比べて大幅に作業が簡略化される。

上述のように、本発明のサーボ回路は速度及び
位相情報をパルス状態で合成するために、第３図
に示すように、速度サーボ系及び位相サーボ系に
夫々レンジ外検出２３，２４レンジ外処理２５，
２６を設け、バツフアカウンタ４ａ，１２ａがオ
ーバーフローしたり、速度サーボ系及び位相サー
ボ系のＳ−PWM信号及びＰ−PWM信号が互い
に重なるような場合、バツフアカウンタ４ａ，１
２ａからの出力をレンジ外処理２５，２６で出力
禁止の処理をして、代わりに所定の制御信号を出
力する。

なお本発明はVTRのキヤプスタンサーボ系や
その他の回転体駆動系の速度／位相サーボ系に適
用することができる。

上述のように本発明の回転駆動系の制御回路
は、被制御回転体の回転速度を表すパルスと第１
のクロツクパルスと第２のクロツクパルスとが入
力されて、一方のエツジが上記回転速度を表すパ
ルスの数に応じてかつ所定の制限された範囲で位
置変調され、他方のエツジが上記第２のクロツク
パルスの所定のエツジに同期するパルス信号を、
上記被制御回転体の回転速度を制御するパルス信
号として出力する第１のパルス幅変調手段と、上
記被制御回転体の回転位相を表すパルスと上記第
２のクロツクパルスと第３のクロツクパルスとが
入力されて、一方のエツジが上記第２のクロツク
パルスの所定のエツジに同期して、他方のエツジ
が上記回転位相を表すパルスの数に応じかつ所定
の制限された範囲で位置変調されるパルス信号
を、上記被制御回転体の回転位相を制御するパル
ス信号として出力する第２のパルス幅変調手段
と、上記第１のパルス幅変調手段の出力と、上記
第２のパルス幅変調手段の出力とを混合する混合
手段とを備え、上記第１のパルス幅変調手段によ
り一方のエツジが位置変調された回転速度制御用
のパルス信号と、上記第２のパルス幅変調手段に
より他方のエツジが位置変調された回転位相制御
用のパルス信号とを上記クロツクパルスの所定の
エツジを基準にして上記混合手段により混合する
ことにより、パルス信号の一方のエツジが回転速
度により位置変調され、他方のエツジが回転位相
により位置変調された回転速度及び回転位相制御
用のパルス信号を形成して上記回転体の制御を行
うようにしたものである。従つて、本発明の回転
駆動系の制御回路ではパルス幅変調信号を平滑す
るローパスフイルタを速度系と位相系とで共用す
ることができる。またパルス信号の状態で速度／
位相の混合を行つているから、アナログ信号での
混合器が不要であり、回路が簡単であると共に混
合比の調整も容易になる。また回転駆動系をパル
ス駆動にすることもでき、より低消費電力にする
ことが可能である。さらにこの制御回路をIC化
する際には出力ピン端子を減らすことができる。

【図面の簡単な説明】

第１図はVTRにおける従来の回転ヘツドサー
ボ回路の主要部を示すブロツク図、第２図は第１
図の動作を示すタイムチヤートである。第３図は
本発明による回転ヘツドサーボ回路の実施例を示
すブロツク回路図、第４Ａ図〜第４Ｃ図は夫々第
３図のサーボ回路の次段に連なるモータ駆動回路
の回路図、第５図及び第６図は第３図の動作を説
明するためのタイムチヤートである。 なお図面に用いた符号において、３，１１……
計測カウンタ、４，１２……PWM変換回路、８
……ドラムモータ、１７……混合回路、PWM…
…パルス幅変調信号である。

Claims (1)

1. 【特許請求の範囲】 １ 被制御回転体の回転速度を表すパルスと第１
   のクロツクパルスｂと第２のクロツクパルスｇと
   が入力されて、一方のエツジが上記回転速度を表
   すパルスの数に応じかつ所定の制限された範囲で
   位置変調され、他方のエツジが上記第２のクロツ
   クパルスｇの所定のエツジに同期するパルス信号
   を、上記被制御回転体の回転速度を制御するパル
   ス信号として出力する第１のパルス幅変調手段４
   と、 上記被制御回転体の回転位相を表すパルスと上
   記第２のクロツクパルスｇと第３のクロツクパル
   スｆとが入力されて、一方のエツジが上記第２の
   クロツクパルスｇの所定のエツジに同期して、他
   方のエツジが上記回転位相を表すパスルの数に応
   じかつ所定の制限された範囲で位置変調されるパ
   ルス信号を、上記被制御回転体の回転位相を制御
   するパルス信号として出力する第２のパルス幅変
   調手段１２と、 上記第１のパルス幅変調手段４の出力と、上記
   第２のパルス幅変調手段１２の出力とを混合する
   混合手段１７とを備え、 上記第１のパルス幅変調手段４により一方のエ
   ツジが位置変調された回転速度制御用のパルス信
   号と、上記第２のパルス幅変調手段１２により他
   方のエツジが位置変調された回転位相制御用のパ
   ルス信号とを上記第２のクロツクパルスｇの所定
   のエツジを基準にして上記混合手段１７により混
   合することにより、パルス信号の一方のエツジが
   回転速度により位置変調され、他方のエツジが回
   転位相により位置変調された回転速度及び回転位
   相制御用のパルス信号を形成して上記回転体の制
   御を行うようにしたことを特徴とする回転駆動系
   の制御回路。