JPH04326519A - 垂直高段差上のポリシリコンエッチング方法 - Google Patents
垂直高段差上のポリシリコンエッチング方法Info
- Publication number
- JPH04326519A JPH04326519A JP12183591A JP12183591A JPH04326519A JP H04326519 A JPH04326519 A JP H04326519A JP 12183591 A JP12183591 A JP 12183591A JP 12183591 A JP12183591 A JP 12183591A JP H04326519 A JPH04326519 A JP H04326519A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- polysilicon
- difference
- deposited
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 33
- 238000005530 etching Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052736 halogen Inorganic materials 0.000 claims description 6
- 150000002367 halogens Chemical class 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電子デバイス等の製造
プロセスに用いられるポリシリコンのドライエッチング
方法に関するものである。
プロセスに用いられるポリシリコンのドライエッチング
方法に関するものである。
【０００２】
【従来の技術】従来、段差構造をもつＳｉデバイスの段
差はなだらかな構造を持ち、段差全面に堆積したポリシ
リコンをハロゲンガスでドライエッチングする際、段差
側壁に残渣を残さないための追加エッチングをそのまま
実行しても段差側壁部近傍に柵状堆積膜が生ずる問題は
起きなかった。しかしながら、集積度が上がるとデバイ
スの段差構造がほぼ垂直になり、段差側壁に残渣を残さ
ないために追加のエッチングを実行すると、図１に示す
ように半導体基板１上の垂直段差２の側壁からポリシリ
コン膜厚と同程度離れた場所に、酸化膜と推測される柵
状の堆積膜３が生成し、その結果、ポリシリコン残渣４
が生じやすくなる。
差はなだらかな構造を持ち、段差全面に堆積したポリシ
リコンをハロゲンガスでドライエッチングする際、段差
側壁に残渣を残さないための追加エッチングをそのまま
実行しても段差側壁部近傍に柵状堆積膜が生ずる問題は
起きなかった。しかしながら、集積度が上がるとデバイ
スの段差構造がほぼ垂直になり、段差側壁に残渣を残さ
ないために追加のエッチングを実行すると、図１に示す
ように半導体基板１上の垂直段差２の側壁からポリシリ
コン膜厚と同程度離れた場所に、酸化膜と推測される柵
状の堆積膜３が生成し、その結果、ポリシリコン残渣４
が生じやすくなる。
【０００３】
【発明が解決しようとする課題】このように、素子の微
細化が進むとデバイスの構造が立体化し、急峻な段差構
造を持つようになるが、垂直段差上に成長させたポリシ
リコンをドライエッチングすると、段差近傍に柵状堆積
膜が形成され、その結果、ポリシリコン残渣が生じ、デ
バイスの製造歩留まりや信頼性を低下させるという欠点
がある。本発明の目的は、上記のような課題が解決され
た垂直高段差上のポリシリコンエッチング方法を提供す
ることにある。
細化が進むとデバイスの構造が立体化し、急峻な段差構
造を持つようになるが、垂直段差上に成長させたポリシ
リコンをドライエッチングすると、段差近傍に柵状堆積
膜が形成され、その結果、ポリシリコン残渣が生じ、デ
バイスの製造歩留まりや信頼性を低下させるという欠点
がある。本発明の目的は、上記のような課題が解決され
た垂直高段差上のポリシリコンエッチング方法を提供す
ることにある。
【０００４】
【課題を解決するための手段】本発明は、半導体基板上
の段差上に堆積したポリシリコンを、ハロゲンを含んだ
エッチングガスでエッチング完了直前まで選択的にエッ
チングし、次いで所定濃度のフッ酸で所定時間エッチン
グした後、前記エッチングガスで所望の時間引き続きエ
ッチングして段差側壁に堆積したポリシリコンを除去す
ることを特徴とする垂直高段差上のポリシリコンのエッ
チング方法である。
の段差上に堆積したポリシリコンを、ハロゲンを含んだ
エッチングガスでエッチング完了直前まで選択的にエッ
チングし、次いで所定濃度のフッ酸で所定時間エッチン
グした後、前記エッチングガスで所望の時間引き続きエ
ッチングして段差側壁に堆積したポリシリコンを除去す
ることを特徴とする垂直高段差上のポリシリコンのエッ
チング方法である。
【０００５】
【作用】本発明においては、ほぼ垂直な段差上に堆積し
たポリシリコンをハロゲンガスでドライエッチングする
際、エッチング完了の直前に所定濃度のフッ酸で所定時
間ウェットエッチングし、段差側壁のポリシリコン残渣
表面に堆積している酸化物と考えられる堆積膜を除去す
ることによって、柵状堆積膜の発生を未然に防ぐ。しか
る処理の後に、段差側壁のポリシリコン残渣を除去する
ための追加ドライエッチングを行うことで、段差側壁の
ポリシリコンは完全にエッチング除去される。
たポリシリコンをハロゲンガスでドライエッチングする
際、エッチング完了の直前に所定濃度のフッ酸で所定時
間ウェットエッチングし、段差側壁のポリシリコン残渣
表面に堆積している酸化物と考えられる堆積膜を除去す
ることによって、柵状堆積膜の発生を未然に防ぐ。しか
る処理の後に、段差側壁のポリシリコン残渣を除去する
ための追加ドライエッチングを行うことで、段差側壁の
ポリシリコンは完全にエッチング除去される。
【０００６】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。図２は、本発明の方法に用いられる試料
の断面図である。試料はシリコン基板１上にＳｉ酸化膜
をＬＰＣＶＤ法で堆積し、その後、フォトレジスト層を
形成した後、光リソグラフィー技術によりパタ−ニング
してマスクを形成し、ドライエッチングしてＳｉ酸化膜
の段差２を形成した。この段差上にＬＰＣＶＤ法で堆積
したポリシリコンに燐を熱拡散した２０Ω／□のシ−ト
抵抗を有するｎ＋ポリシリコン膜５があり、その上にｎ
＋ポリシリコン膜５のエッチングマスクとなるＳｉ酸化
膜６を光リソグラフィー技術とドライエッチング技術に
より形成した。ｎ＋ポリシリコン膜５をエッチングする
ためのドライエッチング装置は、１３．５６ＭＨｚのカ
ソ―ドカップル方式でバッチ処理式の平行平板型エッチ
ャ―を用いた。エッチングガスとしてはＨＢｒガスを用
い、ＨＢｒガスはマスフロ−コントロ−ラにより２０Ｓ
ＣＣＭ流し、圧力７Ｐａ、ＲＦパワ５５０Ｗにてエッチ
ングし、そのエッチング完了直前に希釈したフッ酸（Ｈ
Ｆ：Ｈ２Ｏ＝１：４００）でウェットエッチングを２分
３０秒施し、その後段差側壁に堆積したポリシリコン残
渣をエッチング除去するため、被エッチング膜厚の２５
０％の追加エッチングを行った。得られた試料は図３に
示すように、図２における柵状堆積膜３がきれいに除去
され、段差側壁にはポリシリコン残渣も認められない。 フッ酸の濃度はＨＦ：Ｈ２Ｏ＝１：２００、１：１００
でも当然上記の効力はあり、ウェットエッチング時間は
フッ酸の濃度に対して任意に変えることができる。本実
施例では、ｎ＋ポリシリコンを用いたが、ｐ＋ポリシリ
コン、ノンド―プドポリシリコンを用いても本発明の効
果に変わりはない。また本発明では、ハロゲンガスにＨ
Ｂｒを使用したが、ＨＣｌ，ＨＦ等、他のハロゲンガス
を使用しても本発明は効力を発揮する。また、ドライエ
ッチング装置はＲＦ高周波放電を用いているが、磁場を
有する放電を用いたエッチング装置を用いても、本発明
の効果に変わりはない。
して説明する。図２は、本発明の方法に用いられる試料
の断面図である。試料はシリコン基板１上にＳｉ酸化膜
をＬＰＣＶＤ法で堆積し、その後、フォトレジスト層を
形成した後、光リソグラフィー技術によりパタ−ニング
してマスクを形成し、ドライエッチングしてＳｉ酸化膜
の段差２を形成した。この段差上にＬＰＣＶＤ法で堆積
したポリシリコンに燐を熱拡散した２０Ω／□のシ−ト
抵抗を有するｎ＋ポリシリコン膜５があり、その上にｎ
＋ポリシリコン膜５のエッチングマスクとなるＳｉ酸化
膜６を光リソグラフィー技術とドライエッチング技術に
より形成した。ｎ＋ポリシリコン膜５をエッチングする
ためのドライエッチング装置は、１３．５６ＭＨｚのカ
ソ―ドカップル方式でバッチ処理式の平行平板型エッチ
ャ―を用いた。エッチングガスとしてはＨＢｒガスを用
い、ＨＢｒガスはマスフロ−コントロ−ラにより２０Ｓ
ＣＣＭ流し、圧力７Ｐａ、ＲＦパワ５５０Ｗにてエッチ
ングし、そのエッチング完了直前に希釈したフッ酸（Ｈ
Ｆ：Ｈ２Ｏ＝１：４００）でウェットエッチングを２分
３０秒施し、その後段差側壁に堆積したポリシリコン残
渣をエッチング除去するため、被エッチング膜厚の２５
０％の追加エッチングを行った。得られた試料は図３に
示すように、図２における柵状堆積膜３がきれいに除去
され、段差側壁にはポリシリコン残渣も認められない。 フッ酸の濃度はＨＦ：Ｈ２Ｏ＝１：２００、１：１００
でも当然上記の効力はあり、ウェットエッチング時間は
フッ酸の濃度に対して任意に変えることができる。本実
施例では、ｎ＋ポリシリコンを用いたが、ｐ＋ポリシリ
コン、ノンド―プドポリシリコンを用いても本発明の効
果に変わりはない。また本発明では、ハロゲンガスにＨ
Ｂｒを使用したが、ＨＣｌ，ＨＦ等、他のハロゲンガス
を使用しても本発明は効力を発揮する。また、ドライエ
ッチング装置はＲＦ高周波放電を用いているが、磁場を
有する放電を用いたエッチング装置を用いても、本発明
の効果に変わりはない。
【０００７】
【発明の効果】以上説明したように、本発明によれば柵
状堆積膜の発生を未然に防ぐことができ、段差側壁のポ
リシリコンは完全にエッチング除去される。従って、今
後の立体化したデバイス構造に対し、デバイスの製造歩
留まりおよび信頼性を向上させることができる。
状堆積膜の発生を未然に防ぐことができ、段差側壁のポ
リシリコンは完全にエッチング除去される。従って、今
後の立体化したデバイス構造に対し、デバイスの製造歩
留まりおよび信頼性を向上させることができる。
【図１】従来例によるエッチング方法を説明するための
半導体チップの断面図である。
半導体チップの断面図である。
【図２】本発明の方法を説明するための半導体チップの
断面図である。
断面図である。
【図３】本発明の方法によって得られた半導体チップの
断面図である。
断面図である。
１ 基板
２ 段差３ 柵状堆積膜
４ ポリシリ
コン残渣
２ 段差３ 柵状堆積膜
４ ポリシリ
コン残渣
Claims (1)
- 【請求項１】 半導体基板上の段差上に堆積したポリ
シリコンを、ハロゲンを含んだエッチングガスでエッチ
ング完了直前まで選択的にエッチングし、次いで所定濃
度のフッ酸で所定時間エッチングした後、前記エッチン
グガスで所望の時間引き続きエッチングして段差側壁に
堆積したポリシリコンを除去することを特徴とする垂直
高段差上のポリシリコンのエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12183591A JPH04326519A (ja) | 1991-04-25 | 1991-04-25 | 垂直高段差上のポリシリコンエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12183591A JPH04326519A (ja) | 1991-04-25 | 1991-04-25 | 垂直高段差上のポリシリコンエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04326519A true JPH04326519A (ja) | 1992-11-16 |
Family
ID=14821112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12183591A Pending JPH04326519A (ja) | 1991-04-25 | 1991-04-25 | 垂直高段差上のポリシリコンエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04326519A (ja) |
-
1991
- 1991-04-25 JP JP12183591A patent/JPH04326519A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63173330A (ja) | 傾斜コンタクトエッチ方法 | |
| JP2014090192A (ja) | 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法 | |
| KR0172779B1 (ko) | 감광막 제거 방법 | |
| KR100332109B1 (ko) | 반도체 소자의 비아홀 형성 방법 | |
| JPH04326519A (ja) | 垂直高段差上のポリシリコンエッチング方法 | |
| JP2004530301A (ja) | 非有機物反射防止層をウエットエッチングする方法 | |
| US5840203A (en) | In-situ bake step in plasma ash process to prevent corrosion | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| JPH06151763A (ja) | 半導体装置の製造方法 | |
| JP2000114234A (ja) | 炭化けい素基板のエッチング方法 | |
| KR100576439B1 (ko) | 반도체 소자의 식각 챔버 클리닝 방법 | |
| JP2003519912A (ja) | エッチング及びアッシングフォトレジスト除去プロセス | |
| KR0168362B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| US6890860B1 (en) | Method for etching and/or patterning a silicon-containing layer | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| KR100195245B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH09270407A (ja) | 半導体装置の製造方法 | |
| JPH0521431A (ja) | 半導体装置の製造方法 | |
| JPH08139069A (ja) | 半導体装置の製造方法 | |
| JPH042123A (ja) | 表面処理方法 | |
| JPH05129253A (ja) | 半導体装置の製造方法 | |
| JPH09148567A (ja) | 半導体装置の製造方法 | |
| JPH09260349A (ja) | 半導体装置の製造方法 | |
| JPH06151711A (ja) | 半導体装置の製造方法 | |
| KR19990055144A (ko) | 반도체 장치 제조시 폴리실리콘막 식각후처리 방법 |