JPH04328962A - 画質改善装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、テレビジョン（ＴＶ
）受像機、ヒデオテープレコーダ（ＶＴＲ　）、プリン
タ等の各種ビデオ機器、及び、画像データを扱う各種画
像処理装置等に好適な画質改善装置に関する。そして、
この発明は、特にエッジ強調を観賞者に違和感を与える
ことなく自然な形で行い、再生画像の鮮鋭度及び解像度
を改善できると共に、デジタル回路化に適した画質改善
装置を提供することを目的としている。

【０００２】

【従来の技術】従来、画質改善のために用いられる輪郭
補正では、２次微分処理によって輪郭補正成分を求め、
この補正成分を元の信号に適量付加していた。この方法
では、輪郭補正成分である２次微分波形が、元の信号の
波形変化部（エッジ部）の中点よりもかなり外側にピー
クを持つ波形となっていた。よって、この２次微分波形
を元の信号に付加すると、プリシュートやオーバーシュ
ートが発生することがあり、再生画像上のエッジに白と
黒の縁どりができるなどの不自然な輪郭補正となること
があった。

【０００３】

【発明が解決しようとする課題】この発明が解決しよう
とする課題は、元の信号の波形変化部（エッジ部）の中
点位置に波形段差を付加することによるエッジ強調によ
り、プリシュートやオーバーシュートによる不自然な輪
郭補正を防ぎ、観賞者に対して違和感を与えることなく
、自然な形で鮮鋭度及び解像度を向上させることができ
ると共に、デジタル回路化に適した画質改善装置とする
には、どのような手段を講じればよいかという点にある
。さらに、この発明が解決しようとする課題は、入力信
号に対して、十分な帯域外周波数成分を付加して、大き
なエッジ強調効果を得る画質改善装置とするには、どの
ような手段を講じればよいかという点にある。

【０００４】

【課題を解決するための手段】そこで、上記課題を解決
するために本発明は、標本化された入力信号に対して、
内挿化処理により前記入力信号の標本化周期よりも短い
周期の内挿化信号を生成する内挿回路と、前記内挿化信
号である第１の信号を所定時間遅延させた第２の信号と
、前記第２の信号を前記所定時間遅延させた第３の信号
とを出力する遅延回路と、前記第１の信号を基に制御信
号を形成する制御回路と、前記第１、第２、第３の信号
、及び前記制御信号が供給され、前記入力信号の波形変
化部の中点位置に波形段差を付加した出力信号を得るよ
うに、前記制御信号に応じて、前記第１、第２、及び第
３の信号の内の１つを選択して出力する信号選択回路と
を備えたことを特徴とする画質改善装置を提供するもの
である。

【０００５】

【実施例】図１に、この発明の画質改善装置の第１実施
例を示す。また、図２は図１に示した内挿回路の具体的
な構成例を示す図、図３は内挿回路内の各回路を説明す
るための図、図４は図１に示した制御信号形成回路及び
信号選択回路の具体的な構成例を示す図、図５はこの発
明の使用例を説明するための図、図６，図７，図９，図
１０は図１に示した第１実施例の動作説明図、図８は図
５に示した使用例の動作説明図、図１１〜図１４はそれ
ぞれ第２実施例〜第５実施例の要部を示す図である。な
お、図６〜図８，図１０では、説明をわかりやすくする
ために、波形傾斜部の段差を誇張して表現してあり、さ
らに、相対的なレベル変化と位置の変化とをわかりやす
くするため、波形をインパルス状の標本値で表現してあ
る。また、具体的回路例としてデジタル回路を挙げる場
合でも、その動作説明をわかりやすくするため、信号波
形をアナログ値で示すものもある。図１において、１は
内挿回路、２及び３は同一の遅延時間を有する遅延回路
、４〜６は減算器、７は制御信号形成回路、８は信号選
択回路である。この遅延回路２〜信号選択回路８より成
る回路を第１エッジ強調処理回路とする。なお、説明の
便宜上、各回路自体の処理時間による信号の遅れ、及び
その遅れを単に補正するためだけに通常用いられる遅延
回路等は、省略するものとする。この画質改善装置の扱
う入力信号としては、各種映像信号、輝度信号、ＲＧＢ
信号等が考えられる。まず、ラインＬ１から入来する入
力信号Ｓ１が、図７（ａ）に示すようなバーパルス波形
の信号である場合について説明する。この信号はＴＶ映
像信号の輝度信号の一波形例であり、周波数成分が上限
周波数４ＭＨｚ　までに帯域制限された後に、標本化さ
れ（標本化周期Ｔ）、離散化された信号である。標本化
周期Ｔは、次式、

【０００６】

【数１】

【０００７】である。この標本化周期Ｔの値は、ＴＶ映
像信号を量子化し、デジタル系で信号処理する際に通常
用いられる標本化周波数ｆｓ　（ｆｓ　＝４ｆｓｃ）を
基に設定された値である。入力信号Ｓ１は、内挿回路１
に供給される。内挿回路１の具体的な構成例を図２（ａ
），（ｂ）に示す。まず、同図（ａ）に示す内挿回路１
について説明する。遅延回路２−１，２−２の有する遅
延時間は、標本化周期Ｔと同一である。遅延回路２−１
，２−２は、１クロック分のラッチ回路として働く。ラ
インＬ１から入来する入力信号Ｓ１は、遅延回路２−１
で時間Ｔだけ遅延した信号となり、、遅延回路２−２で
さらに時間Ｔだけ遅延した信号となる。次の混合器２−
３は、入力信号Ｓ１と、遅延回路２−１，２−２の各出
力信号とを所定の比率で混合する。任意の時刻における
入力信号Ｓ１と、遅延回路２−１，２−２の各出力信号
との標本値を、それぞれｘ１，ｘ２，ｘ３とすると、混
合器２−３の出力標本値ｙは、次式となる。

【０００８】

【数２】

【０００９】

【数３】

【００１０】混合器２−３の具体的な構成例を図３（ａ
）に示す。ブロック３−１〜３−３は、それぞれ混合率
ｋ１，ｋ２，ｋ３を与える増幅器（データ変換器）であ
り、ＲＯＭなどによるテーブル・ルックアップ方式で実
現できる。各入力端子に供給された標本値ｘ１，ｘ２，
ｘ３は、それぞれｋ１倍，ｋ２倍，ｋ３倍された後、ブ
ロック３−４の合成器に加えられ、加算合成されて出力
標本値ｙとなる。図６（ａ）は、標本値ｘ１，ｘ２，ｘ
３の実時間軸上での相対配置図であり、標本値ｘ２の位
置を基準に描いたものである。混合器２−３は、図６（
ｂ）に示すように、標本値ｘ１とｘ２との中間位置の値
ｙ１を、標本値ｘ１，ｘ２，ｘ３を用いて求める働きを
している。標本値ｘ１とｘ２との間の任意の位置での値
ｙは、標本値ｘ１，ｘ２，ｘ３の値、及び相対的な位置
関係による２次曲線近似によって次式のように求められ
る。

【００１１】

【数４】

【００１２】この式（４）を式（２）のように、標本値
ｘ１，ｘ２，ｘ３についてまとめると、各混合率ｋ１，
ｋ２，ｋ３は、次式のようになる。

【００１３】

【数５】

【００１４】図６（ｂ）に示す、標本値ｘ１とｘ２との
中間位置の値ｙ１は、上式（５）でｐ＝１／２とおいて
求められる。

【００１５】

【数６】

【００１６】この値ｙ１を内挿値として用いる。図２（
ａ）にもどって、切換回路２−４は、遅延回路２−１か
ら標本値ｘ２が供給されると共に、混合器２−３から内
挿値ｙ１が供給される。そして、切換回路２−４は、図
６（ｂ）に示すように、標本値ｘ２から時間Ｔ／２だけ
後に、内挿値ｙ１が内挿された新たな標本値列を作る。 この切換回路２−４の具体的な構成例を図３（ｅ）に示
す。切換回路２−４は、２つのスイッチ回路３−２０，
３−２１と、ラッチ回路３−２２とから構成されている
。スイッチ回路３−２０，３−２１は、図３（ｃ）に示
す、制御端子付のバッファ回路から成る。図３（ｃ）に
示す例は、８ｂｉｔのデータに対応した例である。共通
化された制御端子に供給される制御信号φｎが０（Ｌｏ
ｗ）のときに、入力データは、そのまま出力となり、制
御信号φｎが１（Ｈｉｇｈ）のときには、出力はトライ
ステートまたはハイインピーダンス状態となる。ラッチ
回路３−２２は、図３（ｄ）に示すような８ｂｉｔ対応
のものであり、ｃｋ端子に加えられるクロックψｍで、
入力データが取込まれて出力側に取出される。スイッチ
回路３−２１の入力側には、標本値ｘ２が供給され、制
御端子には、標本値を通過させるための周期Ｔの制御信
号φ２が供給されている。スイッチ回路３−２０の入力
側には、内挿値ｙ１が供給され、制御端子には、内挿値
を通過させるための、制御信号φ２とＴ／２だけ位相差
のある周期Ｔの制御信号φ１が供給されている。ラッチ
回路３−２２の入力側には、スイッチ回路３−２１から
の標本値ｘ２と、スイッチ回路３−２０からの内挿値ｙ
１とが、周期Ｔ／２で供給されている。そして、ラッチ
回路３−２２は、クロックψ１によって２つの信号を交
互にラッチして、出力信号Ｓ２を得ている。

【００１７】以上のように、図２（ａ）に示す内挿回路
１で、図６（ｄ）に示す周期Ｔ毎の標本値に対して、そ
のうちの連続した３つの標本値を用いた２次曲線近似に
よって内挿値を求め、図６（ｅ）に示す周期Ｔ／２毎の
内挿化信号Ｓ２を得ている。図９（ａ）は、原信号（上
限周波数ｆｕ＝４ＭＨｚ　）と標本化周波数ｆｓとの関
係を示す図である。図９（ｂ）は、図２（ａ）に示す内
挿回路１での処理によって、等価的にｆ＝２ｆｓの位置
に標本化周波数がシフトして、標本化周波数と原信号と
の周波数差が、２倍に広がったことを示す図である。

【００１８】図７（ｂ）に、内挿回路１の出力信号Ｓ２
の波形を示す。白丸が、入力信号Ｓ１がそのまま出力さ
れた標本値であり、黒丸が内挿値である。なお、内挿回
路１内の遅延回路２−１による遅れＴ、及びラッチ回路
３−２２による遅れＴ／２により、出力信号（内挿化信
号）Ｓ２は、入力信号Ｓ１に対して、１．５Ｔの時間遅
れの信号となっている。ここで、第１図にもどって、信
号Ｓ２はラインＬ２を介して遅延回路２に供給される。 遅延回路２の有する遅延時間Ｔｐは、

【００１９】

【数７】

【００２０】である。この遅延時間Ｔｐの値は、図７（
ｂ）からもわかるように、内挿化後の新たな標本化周波
数ｆｐ、

【００２１】

【数８】

【００２２】の１周期分である。遅延回路２で、時間Ｔ
ｐだけ遅延した出力信号Ｓ３を図７（ｃ）に示す。次段
の遅延回路３は、遅延回路２と同一機能の回路であり、
供給された信号Ｓ３をさらに時間Ｔｐだけ遅延した信号
Ｓ４（図７（ｄ）参照）を出力する。時間Ｔｐずつ隔て
た３つの信号Ｓ２，Ｓ３，Ｓ４を、信号Ｓ３を時間基準
（ｔ＝０）として同一信号波形上に図示したものが図６
（ｇ）である。減算器４は、内挿回路１の出力信号Ｓ２
から遅延回路２の出力信号Ｓ３を減算し、次式に示す信
号Ｓ５を出力する。信号Ｓ５の波形（図７（ｅ）参照）
は、差分波形、即ち微分波形である。

【００２３】

【数９】

【００２４】減算器５は、減算器４と同一の機能を有し
、遅延回路２の出力信号Ｓ３から遅延回路３の出力信号
Ｓ４を減算し、次式に示す信号Ｓ６（図７（ｆ）参照）
を出力する。

【００２５】

【数１０】

【００２６】減算器６も、減算器４と同一の機能を有し
、減算器４の出力信号Ｓ５から減算器５の出力信号Ｓ６
を減算し、次式に示す信号Ｓ７を出力する。信号Ｓ７の
波形（図７（ｇ）参照）は、２次の差分波形、即ち２次
微分波形である。

【００２７】

【数１１】

【００２８】次段の制御信号形成回路７には、減算器４
，５，６の各出力信号Ｓ５，Ｓ６，Ｓ７が供給される。 そして、制御信号形成回路７は、信号Ｓ５，Ｓ６，Ｓ７
の値の組合わせに応じて、制御信号Ｓｃを形成する。制
御信号Ｓｃは、３つの信号Ｓｃ２，Ｓｃ３，Ｓｃ４から
成る、ローアクティブ（負論理）のロジック信号である
。次表１に各制御信号の論理及びその成立条件を示す。 また、信号Ｓｃ２，Ｓｃ３，Ｓｃ４の各波形図を、それ
ぞれ図７（ｉ），（ｊ），（ｈ）に示す。

【００２９】

【表１】

【００３０】以上のように、（イ）信号Ｓ５，Ｓ６の値
が共に第１の正の定数αより大であり、同時に信号Ｓ７
の値が第２の正の定数βより大であるとき、または、信
号Ｓ５，Ｓ６の値が共に第１の負の定数−αより小であ
り、同時に信号Ｓ７の値が第２の負の定数−βより小で
あるとき、制御信号Ｓｃ４が０（Ｌｏｗ）となり、（ロ
）信号Ｓ５，Ｓ６の値が共に第１の正の定数αより大で
あり、同時に信号Ｓ７の値が第２の負の定数−βより小
のとき、または、信号Ｓ５，Ｓ６の信号の値が共に第１
の負の定数−αより小であり、同時に信号Ｓ７の信号の
値が第２の正の定数βより大であるとき、制御信号Ｓｃ
２が０（Ｌｏｗ）となり、（ハ）信号Ｓ５，Ｓ６，Ｓ７
の３つの信号の値の組合わせが上記以外の組合わせのと
き（即ち、信号Ｓｃ２，Ｓｃ４が同時に１（Ｈｉｇｈ）
のとき）、制御信号Ｓｃ３が０（Ｌｏｗ）となる。上記
の定数α，βは、信号Ｓ５，Ｓ６，Ｓ７の値に比べて小
さな値であり、雑音成分を除去するために設定される。 これによって、信号Ｓ５，Ｓ６中の振幅値がα未満の雑
音相当成分が除去されると共に、信号Ｓ７中の振幅値が
β未満の雑音相当成分が除去される。従って、雑音成分
の影響を受けないより正確な制御信号Ｓｃが得られる。 なお、この雑音除去処理により、雑音成分と共に失われ
る信号成分を、元の信号の数％以内としておけば問題な
い。制御信号形成回路７を実現する回路例を図４（ａ）
に示す。図４（ａ）において、信号Ｓ５〜Ｓ７は、２の
補数表示の８ｂｉｔのデジタル信号として扱われる。信
号Ｓ５〜Ｓ７は、それぞれ変換器４−１〜４−３に供給
される。変換器４−１〜４−３は、信号Ｓ５〜Ｓ７を、
信号Ｓ５〜Ｓ７の絶対値が正の定数α，βよりも大きな
ときは１、小さなときは０に変換し、それを２の補数表
示の２ｂｉｔ化された信号として出力する。各変換器の
変換表を表２に、信号Ｓ５〜Ｓ７の２の補数表示の２ｂ
ｉｔ化された信号を次式（１２）にそれぞれ示す。

【００３１】

【表２】

【００３２】

【数１２】

【００３３】変換器４−１〜４−３は、ＴＴＬ−ＩＣや
、ＲＯＭなどによるテーブル・ルックアップ方式で実現
できると共に、ＰＬＡ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌ
ｏｇｉｃ　Ａｒｒａｙ）等でも実現できる。３つの変換
器出力は、ＡＮＤ回路４−４〜４−８、ＯＲ回路４−９
，４−１０、ＮＡＮＤ回路４−１１，４−１２，４−１
３を経て、次式に示す制御信号Ｓｃ２，Ｓｃ３，Ｓｃ４
となる。

【００３４】

【数１３】

【００３５】なお、図４（ａ）上では、各信号名Ｓｃ２
，Ｓｃ３，Ｓｃ４は、単なる名称として記載してあるが
、上式（１３）では、その信号の使用目的、動作を明確
にするため、ローアクティブ（負論理）の論理式で（即
ち、バーを付して）、各信号Ｓｃ２，Ｓｃ３，Ｓｃ４を
示している。 制御信号形成回路７で雑音除去の必要がないときは、表
１、表２で示したような、正の定数α，β、負の定数−
α，−βで信号Ｓ５〜Ｓ７を振り分けるのではなく、信
号Ｓ５〜Ｓ７を正、負、ゼロで振り分けるるようにして
もよい。この場合の変換器４−１〜４−３の変換表を次
表３に、各制御信号の論理及びその成立条件を次表４に
示す。

【００３６】

【表３】

【表４】

【００３７】ここで図１にもどって、次段の信号選択回
路８には、制御信号Ｓｃ（信号Ｓｃ２，Ｓｃ３，Ｓｃ４
）、及び信号Ｓ２，Ｓ３，Ｓ４が供給される。信号選択
回路８は、制御信号Ｓｃに応じて、信号Ｓ２，Ｓ３，Ｓ
４の内の１つの信号を選択出力する。信号選択回路８の
出力Ｓｏは、次式（１４）に示すものとなる。

【００３８】

【数１４】

【００３９】即ち、信号選択回路８は、制御信号Ｓｃ２
が０（Ｌｏｗ）のとき、信号Ｓ２を選択出力し、制御信
号Ｓｃ３が０（Ｌｏｗ）のとき、信号Ｓ３を選択出力し
、制御信号Ｓｃ４が０（Ｌｏｗ）のとき、信号Ｓ４を選
択出力する。信号選択回路８を実現する回路例を図４（
ｃ）に示す。ブロック４−１４，４−１５，４−１６は
スイッチ回路である。各スイッチ回路４−１４〜４−１
６には、信号Ｓ２〜Ｓ４がそれぞれ供給され、制御信号
Ｓｃ２〜Ｓｃ４の内の１つが０（Ｌｏｗ）のとき、その
制御信号が供給されているスイッチ回路がオンとなり、
信号Ｓ２〜Ｓ４の内のどれか１つが、共通化された出力
端子から信号Ｓ８として出力される。この信号Ｓ８は、
次段のラッチ回路４−１７で、周期Ｔｐのクロックψｍ
によってラッチされて各ビットのデータの同期がとられ
、ラインＬ３より出力信号Ｓｏ（この画質改善装置の出
力信号）として出力される。こうして得られ出力信号Ｓ
ｏは、図７（ｋ）に示す波形となる。各スイッチ回路４
−１４〜４−１６は、同一構成の回路である。図４（ｂ
）に、スイッチ回路４−１４〜４−１６の具体的回路例
として、スイッチ回路４−１４を代表として示す。信号
Ｓ２，Ｓ８を８ｂｉｔ，２の補数表示のものとする。ブ
ロック４−２０〜４−２７は制御端子付のバッファ回路
であり、共通化された制御端子には、制御信号Ｓｃ２が
供給されている。この制御信号Ｓｃ２が０（Ｌｏｗ）の
ときに、入力信号Ｓ２、即ち、Ｓ２０（ＬＳＢ）〜Ｓ２
７（ＭＳＢ）は、そのまま出力Ｓ８（即ち、Ｓ８０（Ｌ
ＳＢ）〜Ｓ８７（ＭＳＢ））として出力される。制御信
号Ｓｃ２が１（Ｈｉｇｈ）のときには、出力はトライス
テートまたはハイインピーダンス状態となる。

【００４０】この画質改善装置の出力波形Ｓｏを入力波
形Ｓ１と比較すると、出力波形Ｓｏは、入力波形Ｓ１の
波形変化部（エッジ部）のほぼ中間点に波形段差が付加
され、波形傾斜部の傾斜が急峻となっており、適格にエ
ッジ強調された波形となっていることがわかる。出力信
号Ｓｏを再生すれば、水平方向の輪郭が補正された画像
が得られる。また、この画質改善装置のエッジ強調処理
は、図７（ｋ）に示す出力波形Ｓｏからもわかるように
、従来の輪郭補正のようなプリシュート、オーバーシュ
ートなどの原信号の振幅を越えたエッジ強調処理となら
ず、原信号の振幅内のエッジ強調処理である。従って、
この画質改善装置を組込んだ機器を、デジタル回路で構
成した場合でもオーバーフローの問題が発生せず、その
機器は、良好な画質改善が行える。こうして、ラインＬ
３から出力される信号Ｓｏは、エッジ強調が行われた結
果、波形変化部（エッジ部）のほぼ中間点に波形段差が
付加された信号、即ち、新たな側波帯成分が形成され、
入力信号Ｓ１が本来有する周波数帯域を越えた周波数成
分が新たに付加された信号となる。この新たな周波数成
分の付加は、等価的に、原信号の解像度が向上したとの
印象を観賞者に与え、画像の鮮鋭度を改善する働きをし
ている。

【００４１】新たに付加される周波数成分の上限値は、
後述するが、遅延回路２〜信号選択回路８より成る第１
エッジ強調処理回路に供給される信号が有する標本化周
波数の半分の値である。この実施例では、内挿回路１に
より、入力信号Ｓ１の標本化周波数を本来の２倍の周波
数にシフトして、そのシフトさせた信号を第１エッジ強
調処理回路に供給している。よって、エッジ強調処理に
より新たに付加される周波数成分の上限値も、本来の入
力信号から得られる上限値の２倍となり、大きなエッジ
強調効果が得られる。

【００４２】ここで、信号Ｓｏのエッジ部の急峻さ（エ
ッジ強調の度合）は、前記内挿回路での標本化周波数の
シフトとは無関係に、エッジ強調前の元の信号Ｓ１にお
けるエッジ部が有する周波数特性に依存している。一例
を挙げれば、元の信号Ｓ１の立上がり部及び立下がり部
（エッジ部）が、図７（ｌ）に示すように、より急峻な
傾斜であれば、同図（ｎ）に示すような強い度合のエッ
ジ強調が行われる。同図（ｍ）は、同図（ｌ）に示す信
号Ｓ１を内挿化処理した信号Ｓ２である。このように、
エッジ強調処理の度合は、入力信号の周波数に依存し、
入力信号と完全な相関関係があるので、この画質改善装
置は、観賞者に対して違和感を与えることなく、自然な
形で、鮮鋭度及び解像度を向上させることができる。

【００４３】また、図示した実施例は、複雑な回路構成
で高価な直交高域濾波器及び同相高域濾波器を用いずに
、それら濾波器よりも簡単な回路構成で低コストの減算
器により制御信号Ｓｃを形成でき、適格にエッジ強調さ
れた信号を得ている。従って、装置全体の低コスト化を
図れる。

【００４４】図８（ａ）〜（ｃ）に、図７中の主な波形
図をピックアップする。図８（ａ）は図７（ａ）と同一
の信号Ｓ１の波形図、図８（ｂ）は図７（ｂ）と同一の
信号Ｓ２の波形図、図８（ｃ）は図７（ｋ）と同一の信
号Ｓｏの波形図である。図８（ｄ）に示す信号Ｓｏ２は
、出力信号Ｓｏに対し、遅延回路２〜信号選択回路８よ
り成る第１エッジ強調処理回路と同一の回路で、再度エ
ッジ強調処理を行って得られる信号であり、図８（ｅ）
に示す信号Ｓｏ３は、信号Ｓｏ２に対し、さらに同一の
エッジ強調処理を行って得られる信号である。この図８
に示した３段階のエッジ強調処理を行う画質改善装置を
図５に示す。ブロック５−１は、前記内挿回路１と同一
の回路であり、ブロック５−２は遅延回路２〜信号選択
回路８より成る第１エッジ強調処理回路である。ブロッ
ク５−３は第１エッジ強調処理回路５−２と同一構成の
第２エッジ強調処理回路であり、ブロック５−４も第１
エッジ強調処理回路５−２と同一構成の第３エッジ強調
処理回路である。第２及び第３エッジ強調処理回路は、
機能、効果とも第１エッジ強調処理回路と同一である。 第１エッジ強調処理回路５−２が、第１の画質改善回路
に相当し、第２エッジ強調処理回路５−３及び第３エッ
ジ強調処理回路５−４が、第２の画質改善回路に相当す
る。そして、直列に接続された第２エッジ強調処理回路
５−３と第３エッジ強調処理回路５−４とが、画質改善
器を構成する。この図５に示す画質改善装置は、第１の
画質改善回路に画質改善器が直列に接続された構成とな
っている。

【００４５】図８からわかることは、■信号Ｓｏ、Ｓｏ
２、Ｓｏ３と、エッジ強調処理を繰り返すごとに、波形
傾斜部が急峻化されている。■エッジ強調処理を繰り返
しても、従来の輪郭補正のようなプリシュート、オーバ
ーシュートなどの原信号Ｓ１の振幅を越えたエッジ強調
処理とならず、原信号の振幅内のエッジ強調処理である
。 ■エッジ強調処理を繰り返し行っても、それ以上のエッ
ジ強調効果が得られなくなる限界があり（図８の場合は
、信号Ｓｏ３に対して再度エッジ強調処理を行っても、
これ以上、波形傾斜部は急峻化されない）、その限界を
決定するのは、エッジ強調処理部に入来する信号Ｓ２の
標本化周期である。■エッジ強調処理を繰り返しても、
入力信号Ｓ１のパルスの半値幅Ｔｗは保持される。など
の点である。上記■〜■の事実から、次のことがわかる
。エッジ強調処理を繰り返すたびに、波形傾斜部の中点
に向かって周辺の信号が左右から移動して集中し、その
結果、波形傾斜部の中点近傍の傾斜が急峻化する。波形
傾斜部の急峻化により付加される周波数成分は、エッジ
強調処理部への入力信号には含まれていない新たな周波
数成分である。この入力信号が標本化されている場合に
は、付加される新たな周波数成分の上限値は、入力信号
の標本化周波数の半分の値である。よって、この発明の
画質改善装置によるエッジ強調処理により付加される新
たな周波数成分の上限値は、信号Ｓ２の標本化周波数の
半分の値である。

【００４６】ここで、図９と共に、内挿化処理による効
果を説明する。同図（ａ）は、入力信号Ｓ１の標本化前
の原信号（即ち、入力信号Ｓ１のベースバンド成分、図
中の斜線部）と、入力信号Ｓ１の標本化周波数ｆｓとの
関係を示している。原信号は、上限周波数ｆｕで帯域制
限されているものとする。この入力信号Ｓ１を内挿回路
１を介さずに、直接図１に示す第１エッジ強調処理回路
に供給した場合には、破線で囲まれた、周波数ｆｓ／２
を上限とした周波数領域が、エッジ強調処理で使用でき
る領域となる。図９（ｂ）は、内挿回路１による内挿化
処理により、入力信号Ｓ１の標本化周波数を２倍の２ｆ
ｓとした場合の、原信号との関係を示す図である。エッ
ジ強調処理で使用できる領域は、上限が周波数２ｆｓ／
２＝ｆｓまで広がり、内挿化処理を行わない図９（ａ）
の場合の２倍となる。よって、内挿化処理により標本化
周波数を上げた場合には、より急峻なエッジ強調が行え
る。内挿化処理をさらに進めて、入力信号Ｓ１の標本化
周波数を４倍の４ｆｓとした場合の原信号との関係を図
９（ｃ）に示す。エッジ強調処理のために使用できる周
波数領域は、内挿化処理を行わない場合の４倍の２ｆｓ
まで広がり、さらに急峻できめ細かいエッジ強調が、こ
の発明の画質改善装置で行える。

【００４７】次に、内挿化処理による標本化周波数の４
倍化、及び標本化周波数の４倍化に伴うエッジ強調効果
の変化について、図１にもどって説明する。図１０（ａ
）に示すようなバーパルス波形の入力信号Ｓ１（図７（
ａ）と同一の信号）が、内挿回路１に供給される。 図１０は、標本化周波数を４倍化したときの各部の動作
波形図である。内挿回路１の具体的な構成例を図２（ｂ
）に示す。遅延回路２−１０，２−１１，２−１２の有
する遅延時間は、図２（ａ）に示した２倍化の内挿回路
の場合と同様、標本化周期Ｔと同一である。遅延回路２
−１０〜２−１２は、１クロック分のラッチ回路として
働く。ラインＬ１上の、入力信号Ｓ１の任意の時刻にお
ける標本値をｘ１、遅延回路２−１０で時間Ｔだけ遅延
した標本値をｘ２、遅延回路２−１１でさらに時間Ｔだ
け遅延した標本値をｘ３。遅延回路２−１２でさらにま
た時間Ｔだけ遅延した標本値をｘ４とする。この４つの
標本値の実時間軸上での相対配置図を、標本値ｘ３の位
置を時間基準として図６（ｃ）に示す。４つの標本値ｘ
１，ｘ２，ｘ３，ｘ４を用いて、標本値ｘ２とｘ３との
間に、３つの内挿値ｙ２，ｙ３，ｙ４を配置することが
、図２（ｂ）に示す内挿回路の働きである。標本値ｘ３
の位置、即ちｔ＝０から、３Ｔ／４の所にｙ２、Ｔ／２
の所にｙ３、Ｔ／４の所にｙ４をそれぞれ内挿する。標
本値ｘ２とｘ３との間の内挿値をｙとしたとき、

【００
４８】

【数１５】

【００４９】

【数１６】

【００５０】となる。上式（１５）を実現する混合器２
−１３〜２−１５の具体的な構成例を図３（ｂ）に示す
。ブロック３−５〜３−８は、それぞれ混合率ｋ１，ｋ
２，ｋ３，ｋ４を与える増幅器（データ変換器）であり
、ＲＯＭなどによるテーブル・ルックアップ方式で実現
できる。各入力端子に供給された標本値ｘ１，ｘ２，ｘ
３，ｘ４は、それぞれｋ１倍，ｋ２倍，ｋ３倍，ｋ４倍
された後、ブロック３−９の合成器に加えられ、加算合
成されて出力標本値ｙとなる。標本値ｘ２とｘ３との間
の任意の位置での内挿値（標本値）ｙは、標本値ｘ１〜
ｘ４の値、及び相対的な位置関係による３次曲線近似に
よって次式のように求められる。

【００５１】

【数１７】

【００５２】この式（１７）を式（１５）のように、標
本値ｘ１〜ｘ４についてまとめると、各混合率ｋ１，ｋ
２，ｋ３，ｋ４は、次式のようになる。

【００５３】

【数１８】

【００５４】上式（１７），（１８）を用いて、図６（
ｃ）における内挿値ｙ２〜ｙ４を与える各混合率の値を
求めると、次表のようになる。

【００５５】

【表５】

【００５６】図２（ｂ）に示す混合器２−１３〜２−１
５は、表５に示す各混合率に従って、それぞれ内挿値ｙ
２〜ｙ４を求めている。次段の切換回路２−１６は、遅
延回路２−１１から標本値ｘ３が供給されると共に、混
合器２−１３〜２−１５からそれぞれ内挿値ｙ２〜ｙ４
が供給される。そして、切換回路２−１６は、標本値ｘ
３と、３つの内挿値ｙ２，ｙ３，ｙ４とを、図６（ｃ）
に示す標本値列と成る順序で出力する。切換回路２−１
６の具体的な構成例を図３（ｆ）に示す。切換回路２−
１６は、４つのスイッチ回路３−３０〜３−３３と、ラ
ッチ回路３−３４とから構成されている。スイッチ回路
３−３０〜３−３３は、それぞれ図３（ｃ）に示す構成
であり、ラッチ回路３−３４は、図３（ｄ）に示す構成
である。図３（ｃ），（ｄ）については、２倍化の内挿
回路のところで説明したので、ここでは説明は省略する
。図３（ｆ）にもどって、スイッチ回路３−３３の入力
側には、標本値ｘ３が供給され、制御端子には、標本値
を通過させるための周期Ｔの制御信号φ６が供給されて
いる。スイッチ回路３−３２の入力側には、内挿値ｙ４
が供給され、制御端子には、内挿値を通過させるための
、制御信号φ６とＴ／４だけ位相差のある周期Ｔの制御
信号φ５が供給されている。スイッチ回路３−３１の入
力側には、内挿値ｙ３が供給され、制御端子には、内挿
値を通過させるための、制御信号φ６とＴ／２だけ位相
差のある周期Ｔの制御信号φ４が供給されている。スイ
ッチ回路３−３０の入力側には、内挿値ｙ２が供給され
、制御端子には、内挿値を通過させるための、制御信号
φ６と３Ｔ／４だけ位相差のある周期Ｔの制御信号φ３
が供給されている。ラッチ回路３−３４の入力側には、
スイッチ回路３−３３からの標本値ｘ３と、スイッチ回
路３−３２からの内挿値ｙ４と、スイッチ回路３−３１
からの内挿値ｙ３と、スイッチ回路３−３０からの内挿
値ｙ２とが、Ｔ／４周期で供給されている。そして、ラ
ッチ回路３−３４は、クロックψ２によって４つの信号
を、それぞれ周期Ｔ／４毎にラッチして、出力信号Ｓ２
を得ている。

【００５７】以上のように、図２（ｂ）に示す内挿回路
１で、図６（ｄ）に示す周期Ｔ毎の標本値に対して、そ
のうちの連続した４つの標本値を用いた３次曲線近似に
よって内挿値を求め、図６（ｆ）に示す周期Ｔ／４毎の
内挿化信号Ｓ２を得ている。図１０（ｂ）に、内挿回路
１の出力信号Ｓ２の波形を示す。白丸が、入力信号Ｓ１
がそのまま出力された標本値であり、黒丸が内挿値であ
る。なお、内挿回路１内の遅延回路２−１０，２−１１
による遅れ２Ｔ、及びラッチ回路３−３４による遅れＴ
／４により、出力信号（内挿化信号）Ｓ２は、入力信号
Ｓ１に対して、２．２５Ｔの時間遅れの信号となってい
る。

【００５８】ラインＬ２を介して信号Ｓ２が供給され、
ラインＬ３から信号Ｓ３を出力する第１エッジ強調処理
回路の基本的動作は、信号Ｓ２の標本化周波数が４倍と
なっても前述した動作と同一であるので、その動作説明
は省略する。ここでは、標本化周波数が４倍となったこ
とにより、変更されたパラメータ等について説明する。 まず、図１に示す遅延回路２，３の遅延時間Ｔｐは次式
のようになる。

【００５９】

【数１９】

【００６０】この値は、内挿化処理によって得られる新
たな標本化周波数ｆｐの１周期分である。新たな標本化
周波数ｆｐは、

【００６１】

【数２０】

【００６２】である。そして、信号選択回路８の具体的
構成例である図４（ｃ）におけるラッチ回路４−１７に
供給されるクロックψｍの周期が、上式（１９）に示す
値となる。これらが変更点である。標本化周波数が４倍
となった場合の第１エッジ強調処理回路の各部の波形図
を、図７（ｃ）〜（ｋ）に対応させて、図１０（ｃ）〜
（ｋ）に示す。さらに、エッジ強調処理回路の多段接続
例である図５における第２エッジ強調処理回路の出力信
号Ｓｏ２と、第３エッジ強調処理回路の出力信号Ｓｏ３
とを、図１０（ｌ），（ｍ）に示す。

【００６３】まず、図１に示す画質改善装置における出
力信号Ｓｏを、図７（ｋ）と図１０（ｋ）とで比較する
と、標本化周波数を４倍とした場合の図１０（ｋ）の方
が、波形傾斜部がより急峻化され、大きなエッジ強調効
果が得られている。これは、内挿回路１により標本化周
波数をより高い周波数にシフトしたことによる効果であ
る。同様に、図５に示す画質改善装置における信号Ｓｏ
２，Ｓｏ３を、図８（ｄ），（ｅ）と、図１０（ｌ），
（ｍ）とで比較した場合にも、図１０（ｌ），（ｍ）の
方が、より大きなエッジ強調効果が得られている。標本
化周波数を４倍とした場合には、エッジ強調処理のため
に使用できる周波数領域がさらに広がるので（図９（ｃ
）参照）、エッジ強調処理の回数を、図５に示した３回
よりさらに増やしても、より大きなエッジ強調効果が得
られる。

【００６４】以上のように、本発明装置に置けるエッジ
強調処理は、原信号の有する周波数帯域外の周波数成分
を付加して効果を発揮する処理である。よって、入力信
号が標本化された信号である場合には、内挿化処理によ
って、入力信号の標本化周波数をより高い周波数にシフ
ト（例えば、２倍より４倍にシフト）した上でエッジ強
調処理を行ったほうが、新たに付加される周波数成分の
上限値が高くなり、本発明装置は大きなエッジ強調効果
が得られる。さらに、エッジ強調処理を複数回行うこと
により、本発明装置はより大きなエッジ強調効果が得ら
れる。エッジ強調処理を複数回行う場合においても、内
挿化処理によって、入力信号の標本化周波数をより高い
周波数にシフトした方が、効果の上がるエッジ強調処理
を行える回数を増やせるので、より急峻なエッジ強調が
行える。前述したように、図９に、内挿化処理によって
、入力信号の標本化周波数をより高い周波数にシフトし
た場合の、エッジ強調処理のために使用できる周波数領
域の広がりを示してある。なお、上記実施例の内挿回路
は、図２，図３に示すような、２次曲線近似法及び３次
曲線近似法に基づく構成の簡単な回路であるが、デジタ
ルフィルタ等を用いて、さらに高次な曲線近似法を使用
する回路としてもよい。高次な曲線近似法を使用すれば
、より高精度の内挿化処理を行うことができる。

【００６５】次に、第２〜第５実施例の要部を、それぞ
れ図１１〜図１４に示す。各実施例とも、第１実施例と
異なる第１エッジ強調処理回路のみ図示する。図１１に
示す第２実施例の第１エッジ強調処理回路の回路動作は
、本発明者、本出願人による先の特許願（特願平３−５
８２７３　号）に詳しく述べられているので、ここでは
、その説明は省略する。同様に、図１２に示す第３実施
例の第１エッジ強調処理回路の回路動作は、本発明者、
本出願人による先の特許願（特願平３−５５９８１　号
）に、図１３に示す第４実施例の第１エッジ強調処理回
路の回路動作は、本発明者、本出願人による先の特許願
（特願平３−７８４４１　号）に、それぞれ詳しく述べ
られているので、ここでは、その説明は省略する。図１
４に示す第５実施例の第１エッジ強調処理回路の回路動
作も、本発明者、本出願人による先の特許願（特願平３
−８３４２０　号）に詳しく述べられているので、その
説明は省略する。先の特許願でも述べたが、この画質改
善回路は、混合器を２個使用しているので、２つの混合
器の混合率を違う値に設定すれば、波形変化部の中間点
の両側で波形を独立して変化させられる。従って、この
画質改善回路は、より細かくエッジ強調量を調節でき、
観賞者の画質に関する多様な要求に十分応えられる。

【００６６】なお、第２〜第５各実施例においても、必
要に応じて、図５に示すように、第１エッジ強調処理回
路と同一構成の第２，第３エッジ強調処理回路を直列に
接続して画質改善装置を構成してもよい。さらに、用途
目的に応じて、エッジ強調処理回路の接続個数を増やし
てもよい。

【００６７】上記各実施例では、入力信号として、上限
周波数４ＭＨｚ　までに帯域制限されたＮＴＳＣ方式の
輝度信号を主に想定したが、本発明の画質改善装置は、
ＰＡＬ方式、ＳＥＣＡＭ方式、ハイビジョン方式等のＴ
Ｖ信号や、ＲＧＢ信号などのベースバンド系全ての映像
信号及び画像信号を扱うことができる。また、この画質
改善装置は、ＣＧ（コンピュータグラフィックス）画像
や、自然画像を扱う画像処理装置にも好適である。特に
、デジタル化された画像データに対しては、本発明と等
価な輪郭補正処理、エッジ強調処理が、コンピュータを
使用したソフトウェア処理によっても実現でき、本発明
は、画像データのソフトウェアによる加工処理にも応用
できる。さらにまた、本発明は、デジタル伝送系の波形
歪によって発生するアイパターンの劣化を改善すること
にも有効である。

【００６８】

【発明の効果】以上の通り本発明の画質改善装置は、以
下の効果を有する。（イ）エッジ強調を、入力信号の傾
斜部分の中点に波形段差を適格に付加することにより行
い、その結果、入力信号の有する周波数帯域外の周波数
成分が付加された出力信号が得られるので、再生画像の
輪郭補正が行える。（ロ）従来の輪郭補正のようなプリ
シュート、オーバーシュートなどの原信号の振幅を越え
たエッジ強調とならず、原信号の振幅内のエッジ強調処
理である。従って、この画質改善装置を組込んだ機器を
、デジタル回路で構成した場合でもオーバーフローの問
題が発生せず、その機器は、良好な画質改善が行える。 （ハ）入力信号に対するエッジ強調の度合は、内挿回路
での標本化周波数のシフトとは無関係に、入力信号の周
波数に依存し、入力信号と完全な相関関係があるので、
この画質改善装置は、観賞者に対して違和感を与えるこ
となく、自然な形で、鮮鋭度及び解像度を向上させるこ
とができる。（ニ）内挿回路による内挿化処理によって
、入力信号の標本化周波数をより高い周波数にシフトし
た上で、エッジ強調処理を行っているので、入力波形の
傾斜部分に新たに付加される周波数成分の上限値が高く
なり、本発明装置は大きなエッジ強調効果が得られる。 （ホ）第１の画質改善回路に画質改善器を直列に接続し
た画質改善装置は、複数回続けてエッジ強調処理を行え
るので、より急峻な波形変化部が得られ、より強力な画
質改善効果が得られる。（ヘ）第１の混合器と、第２の
混合器とを設けた画質改善装置は、２つの混合器の混合
率を違う値に設定すれば、波形変化部の中間点の両側で
波形を独立して変化させられる。従って、この画質改善
装置は、より細かくエッジ強調量を調節でき、観賞者の
画質に関する多様な要求に十分応えられる。（ト）本発
明の各構成要素自体は、従来の回路を組合わせることに
よりそれぞれ構成できるので、本発明の画質改善装置は
容易に製造でき、幅広い用途を有するものである。

【図面の簡単な説明】

【図１】第１実施例のブロック構成図である。

【図２】図１に示した内挿回路の具体的な構成例を示す
図である。

【図３】内挿回路内の各回路を説明するための図である
。

【図４】図１に示した制御信号形成回路及び信号選択回
路の具体的な構成例を示す図である。

【図５】この発明の使用例を説明するための図である。

【図６】図１に示した第１実施例の動作説明図である。

【図７】図１に示した第１実施例の動作説明図である。

【図８】図５に示した使用例の動作説明図である。

【図９】図１に示した第１実施例の動作説明図である。

【図１０】図１に示した第１実施例の動作説明図である
。

【図１１】第２実施例の要部を示す図である。

【図１２】第３実施例の要部を示す図である。

【図１３】第４実施例の要部を示す図である。

【図１４】第５実施例の要部を示す図である。

【符号の説明】

１　　内挿回路 ２，３　　遅延回路 ４，５，６　　減算器 ７　　制御信号形成回路 ８　　信号選択回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】標本化された入力信号に対して、内挿化処
   理により前記入力信号の標本化周期よりも短い周期の内
   挿化信号を生成する内挿回路と、前記内挿化信号である
   第１の信号を所定時間遅延させた第２の信号と、前記第
   ２の信号を前記所定時間遅延させた第３の信号とを出力
   する遅延回路と、前記第１の信号を基に制御信号を形成
   する制御回路と、前記第１、第２、第３の信号、及び前
   記制御信号が供給され、前記入力信号の波形変化部の中
   点位置に波形段差を付加した出力信号を得るように、前
   記制御信号に応じて、前記第１、第２、及び第３の信号
   の内の１つを選択して出力する信号選択回路とを備えた
   ことを特徴とする画質改善装置。
2. 【請求項２】標本化された入力信号に対して、内挿化処
   理により前記入力信号の標本化周期よりも短い周期の内
   挿化信号を生成する内挿回路と、前記内挿化信号である
   第１の信号を所定時間遅延させた第２の信号と、前記第
   ２の信号を前記所定時間遅延させた第３の信号とを出力
   する遅延回路と、前記第１の信号と第２の信号とを第１
   の所定比率で混合して得た第４の信号を出力する第１の
   混合器と、前記第２の信号と第３の信号とを第２の所定
   比率で混合して得た第５の信号を出力する第２の混合器
   と、前記第１の信号を基に制御信号を形成する制御回路
   と、前記第２、第４、第５の信号、及び前記制御信号が
   供給され、前記入力信号の波形変化部の中点位置に波形
   段差を付加した出力信号を得るように、前記制御信号に
   応じて、前記第２、第４、及び第５の信号の内の１つを
   選択して出力する信号選択回路とを備えたことを特徴と
   する画質改善装置。
3. 【請求項３】標本化された入力信号に対して、内挿化処
   理により前記入力信号の標本化周期よりも短い周期の内
   挿化信号を生成する内挿回路と、前記内挿回路に接続さ
   れ、遅延回路と、制御回路と、信号選択回路とを備えた
   第１の画質改善回路と、前記第１の画質改善回路と同一
   構成の、１個または直列に接続された複数個の第２の画
   質改善回路から成り、前記第１の画質改善回路に直列に
   接続される画質改善器とより構成した画質改善装置であ
   り、前記遅延回路は、前記内挿化信号である第１の信号
   を所定時間遅延させた第２の信号と、前記第２の信号を
   前記所定時間遅延させた第３の信号とを出力し、前記制
   御回路は、前記第１の信号を基に制御信号を形成し、前
   記信号選択回路は、前記第１、第２、第３の信号、及び
   前記制御信号が供給され、前記入力信号の波形変化部の
   中点位置に波形段差を付加した出力信号を得るように、
   前記制御信号に応じて、前記第１、第２、及び第３の信
   号の内の１つを選択して出力することを特徴とする画質
   改善装置。
4. 【請求項４】標本化された入力信号に対して、内挿化処
   理により前記入力信号の標本化周期よりも短い周期の内
   挿化信号を生成する内挿回路と、前記内挿回路に接続さ
   れ、遅延回路と、第１の混合器と、第２の混合器と、制
   御回路と、信号選択回路とを備えた第１の画質改善回路
   と、前記第１の画質改善回路と同一構成の、１個または
   直列に接続された複数個の第２の画質改善回路から成り
   、前記第１の画質改善回路に直列に接続される画質改善
   器とより構成した画質改善装置であり、前記遅延回路は
   、前記内挿化信号である第１の信号を所定時間遅延させ
   た第２の信号と、前記第２の信号を前記所定時間遅延さ
   せた第３の信号とを出力し、前記第１の混合器は、前記
   第１の信号と第２の信号とを第１の所定比率で混合して
   得た第４の信号を出力し、前記第２の混合器は、前記第
   ２の信号と第３の信号とを第２の所定比率で混合して得
   た第５の信号を出力し、前記制御回路は、前記第１の信
   号を基に制御信号を形成し、前記信号選択回路は、前記
   第２、第４、第５の信号、及び前記制御信号が供給され
   、前記入力信号の波形変化部の中点位置に波形段差を付
   加した出力信号を得るように、前記制御信号に応じて、
   前記第２、第４、及び第５の信号の内の１つを選択して
   出力することを特徴とする画質改善装置。