JPH04329452A - 例外割り込み制御装置 - Google Patents

例外割り込み制御装置

Info

Publication number
JPH04329452A
JPH04329452A JP12659291A JP12659291A JPH04329452A JP H04329452 A JPH04329452 A JP H04329452A JP 12659291 A JP12659291 A JP 12659291A JP 12659291 A JP12659291 A JP 12659291A JP H04329452 A JPH04329452 A JP H04329452A
Authority
JP
Japan
Prior art keywords
interrupt
exception
bit
register
specifying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12659291A
Other languages
English (en)
Inventor
Masayuki Kaneda
金田 正幸
Masashi Shinohara
篠原 真史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Computertechno Ltd
Original Assignee
NEC Corp
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Computertechno Ltd filed Critical NEC Corp
Priority to JP12659291A priority Critical patent/JPH04329452A/ja
Publication of JPH04329452A publication Critical patent/JPH04329452A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は情報処理装置に関し、特
に、例外または割り込みにより情報処理装置を停止させ
る例外割り込み制御装置に関する。
【0002】
【従来の技術】従来より、情報処理装置のデバッグ,解
析を行なうために情報処理装置に於いて異常が発生した
と思われる時点で情報処理装置を停止し、停止した時点
での情報処理装置内の状態を調査するということが行な
われている。
【0003】ところで、従来は情報処理装置の解析等の
ために、情報処理装置を停止させる場合、図4に示すよ
うな例外割り込み制御装置を使用していた。
【0004】図4は従来の例外割り込み制御装置の一例
を示すブロック図であり、割り込み受付レジスタ41と
、割り込み指定レジスタ42と、検出回路43と、割り
込み処理装置44と、ホールド作成回路45と、演算回
路46と、オアゲートORから構成されている。
【0005】割り込み受付レジスタ41はMビット構成
のレジスタであり、各ビットがそれぞれ異なる例外また
は割り込み要因に対応している。即ち、オアゲートOR
を介して例外または割り込みが加えられることにより、
対応するビットが“1”にセットされる。
【0006】割り込み指示レジスタ42は割り込み受付
レジスタ41と同じMビット構成のレジスタであり、そ
の第iビットは割り込み受付レジスタ41の第iビット
と対応している。
【0007】検出回路43は複数のナンドゲードから構
成され、割り込み受付レジスタ41と割り込み指示レジ
スタ42との対応するビットが共に“1”のものが1つ
でもある場合、検出信号dを“1”にする。
【0008】割り込み処理装置44は例外または割り込
みが発生した時に例外または割り込み処理を実行する。
【0009】ホールド作成回路45は検出信号dが“1
”となることにより、演算回路46にホールド信号eを
出力し、情報処理装置を停止させる。
【0010】次に、図4の動作を説明する。
【0011】先ず、情報処理装置を停止させる例外また
は割り込み要因に対応する割り込み指定レジスタ42の
ビットに“1”をセットし、その状態で情報処理装置を
動作させる。動作中に例外または割り込みがオアゲート
ORを介して割り込み受付レジスタ41に加えられると
、その例外または割り込み要因に対応するビットが“1
”にセットされる。割り込み処理装置44は割り込み受
付レジスタ41の或るビットが“1”にされると、その
ビットに対応した例外または割り込み処理を行なう。
【0012】また、検出回路43は割り込み受付レジス
タ41と割り込み指定レジスタ42との対応するビット
が共に“1”のものが1つでもある場合、検出信号dを
“1”にする。即ち、割り込み指定レジスタ42によっ
て指定された種類の例外または割り込みが発生した場合
のみ検出信号dを“1”にする。
【0013】ホールド作成回路45は検出信号dが“1
”となることにより、ホールド信号eを演算回路46に
出力し、情報処理装置を停止させる。また、ホールド作
成回路45は他のホールド要因が発生した場合も、ホー
ルド信号eを出力する。
【0014】
【発明が解決しようとする課題】上述した従来例は割り
込み受付レジスタと同じビット数の割り込み指定レジス
タを設けなければならなかったので、ハードウェア量が
増大するという問題点があった。
【0015】本発明の目的は例外割り込み制御装置のハ
ードウェア量を少なくすることにある。
【0016】
【課題を解決するための手段】本発明は上記目的を達成
するため、(A)複数の例外または割り込み要因対応の
ビットを有し、例外または割り込みが発生することによ
り、発生した例外または割り込みの要因に対応したビッ
トがセットされる割り込み受付手段と、該割り込み受付
手段をNビットずつ複数のグループに分割した時のグル
ープを指定するグループ指定手段と、前記Nビット中の
任意のビットを指定する割り込み指定手段と、前記割り
込み受付手段中の前記グループ指定手段によって指定さ
れたグループ内の、前記割り込み指定手段によって指定
されたビットがセットされていることを検出する検出手
段と、該検出手段より検出信号が出力されることにより
、情報処理装置を停止させる停止手段とを設けたもので
ある。
【0017】また、本発明は上記目的を達成させると共
に、指定した例外または割り込みが発生した場合に、情
報処理装置を停止させるか否かを自由に設定できるよう
にするため、(B)複数の例外または割り込み要因に対
応したビットを有し、例外または割り込みが発生するこ
とにより、発生した例外または割り込みの要因に対応し
たビットがセットされる割り込み受付手段と、該割り込
み受付手段中の1ビットを指定する割り込み要因指定手
段と、該割り込み要因指定手段を有効にするか否かを表
示するデバッグモード保持手段と、該デバッグモード保
持手段によって前記割り込み要因指定手段が有効である
ことが表示されている場合、前記割り込み要因指定手段
によって指定された前記割り込み受付手段のビットがセ
ットされていることを検出する検出手段と、該検出手段
より検出信号が出力されることにより、情報処理装置を
停止させる停止手段とを設けたものである。
【0018】また、更に、本発明は、上記目的を達成さ
せると共に、指定した例外または割り込みが所定回数発
生した場合のみ、情報処理装置を停止できるようにする
ため、(C)外部から初期値が設定され、前記検出手段
が検出信号を出力することにより保持している値を減算
する計数手段を設け、前記停止手段は前記計数手段の計
数値が所定値となることにより前記情報処理装置を停止
させるものである。
【0019】
【作用】(A)の構成に於いては、例外または割り込み
が発生すると、発生した例外または割り込みに対応する
割り込み受付手段のビットがセットされる。そして、セ
ットされたビットが、グループ指定手段によって指定さ
れたグループ内の、割り込み指定手段によって指定され
たビットである時、検出手段から検出信号が出力され、
停止手段によって情報処理装置が停止させられる。
【0020】また、(B)の構成に於いても、例外また
は割り込みが発生すると、発生した例外または割り込み
に対応する割り込み受付手段のビットがセットされる。 そして、セットされたビットが割り込み要因指定手段に
よって指定されたビットであり、且つその時、デバック
モード保持手段が割り込み要因指定手段を有効にするこ
とを表示している場合は検出手段から検出信号が出力さ
れ、停止手段によって情報処理装置が停止させられる。
【0021】また、更に(C)の構成に於いては、検出
手段が検出信号を出力する毎に、計数手段に保持されて
いる値が減算され、計数手段に保持されている値が所定
値となることにより、停止手段によって情報処理装置が
停止させられる。
【0022】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
【0023】図1は本発明の一実施例のブロック図であ
り、割り込み受付レジスタ1と、割り込み指定レジスタ
2と、割り込みグループ指定レジスタ3と、検出回路4
と、割り込み処理装置5と、ホールド作成回路6と、演
算回路7と、オアゲートORとから構成されている。
【0024】割り込み受付レジスタ1は2Nビット構成
のレジスタであり、各ビットがそれぞれ異なる例外また
は割り込み要因に対応している。即ち、オアゲートOR
を介して例外または割り込みが加えられることにより、
対応するビットが“1”にセットされる。
【0025】割り込み指定レジスタ2はNビット構成の
レジスタであり、各ビットは割り込み受付レジスタ1の
上位Nビット或いは下位Nビットと対応する。
【0026】割り込みグループ指定レジスタ3は1ビッ
ト構成のレジスタであり、“0”が設定されている場合
は割り込み受付レジスタ1の上位Nビットのグループを
、“1”が設定されている場合は下位Nビットのグルー
プを指定する信号を出力する。
【0027】検出回路4はセレクタSELと、ゲート回
路Gとから構成される。セレクタSELは割り込みグル
ープ指定レジスタ3に“0”が設定されている場合は割
り込み受付レジスタ1の上位Nビットを出力し、“1”
が設定されている場合は下位Nビットを出力する。ゲー
ト回路GはセレクタSELから出力されるNビットの信
号と割り込み指定レジスタ2から出力されるNビットの
信号との対応するビット同士を比較し、共に“1”のビ
ットがある場合は検出信号aを“1”にする。
【0028】割り込み処理装置5は例外または割り込み
が発生した時に例外または割り込み処理を実行する。
【0029】ホールド作成回路6は検出信号aが“1”
となることにより、演算回路7にホールド信号bを出力
し、情報処理装置を停止させる。
【0030】次に本実施例の動作を説明する。
【0031】先ず、情報処理装置を停止させる例外また
は割り込み要因が割り込み受付レジスタ1の上位Nビッ
トに存在する場合の動作を説明する。
【0032】情報処理装置を停止させる例外または割り
込み要因が割り込み受付レジスタ1の上位Nビットに存
在する場合は、割り込みグループ指定レジスタ3に“0
”をセットすると共に、情報処理装置を停止させる例外
または割り込みに対応する割り込み指定レジスタ2のビ
ットに“1”をセットする。つまり、割り込み受付レジ
スタ1の第iビット(i<N)に対応する例外または割
り込みが発生した場合に情報処理装置を停止させたいの
であれば、割り込み指定レジスタ2の第iビットに“1
”をセットする。上記設定が終了した後、情報処理装置
を動作させる。
【0033】動作中に例外または割り込みがオアゲート
ORを介して割り込み受付レジスタ1に加えられると、
その例外または割り込み要因に対応するビットが“1”
にセットされる。割り込み処理装置5は割り込み受付レ
ジスタ1の或るビットが“1”になると、そのビットに
対応した例外または割り込み処理を行なう。
【0034】また、検出回路4は割り込み受付レジスタ
1の第iビットと割り込み指定レジスタ2の第iビット
が共に“1”の場合検出信号aを“1”にする。即ち、
割り込み指定レジスタ2によって指定された種類の例外
または割り込みが発生した場合のみ、検出信号aを“1
”にする。
【0035】ホールド作成回路6は検出回路4から出力
される検出信号aが“1”になると、ホールド信号bを
演算回路7に出力し、情報処理装置を停止させる。また
、ホールド作成回路6は他のホールド要因が発生した場
合もホールド信号bを出力する。
【0036】次に、情報処理装置を停止させる例外また
は割り込みが割り込み受付レジスタ1の下位Nビットに
存在する場合の動作を説明する。
【0037】情報処理装置を停止させる例外または割り
込み要因が割り込み受付レジスタ1の下位Nビットに存
在する場合は、割り込みグループ指定レジスタ3に“1
”をセットすると共に、情報処理装置を停止させる例外
または割り込みに対応する割り込み指定レジスタのビッ
トに“1”をセットする。つまり、割り込み受付レジス
タ1の第(N+i)に対応する例外または割り込みが発
生した場合に情報処理装置を停止させたいのであれば、
割り込み指定レジスタ2の第iビットに“1”をセット
する。そして、上記設定が終了した後、情報処理装置を
動作させる。
【0038】そして、動作中に例外または割り込みが発
生すると、検出回路4,割り込み処理装置5,ホールド
作成回路6,演算回路7は前述したと同様の動作を行な
う。
【0039】図2は本発明の他の実施例のブロック図で
あり、割り込み受付レジスタ1と、割り込み処理装置5
と、ホールド作成装置6と、演算回路7と、割り込みコ
ードレジスタ20と、割り込みコードデコーダ21と、
デバッグモードレジスタ22と、検出回路24とを備え
ている。尚、図2に於いて、図1と同一符号は同一部分
を表している。
【0040】割り込みコードレジスタ20は割り込み受
付レジスタ1の任意の1ビットを指定するコードが格納
される。例えば、割り込み受付レジスタ1が16ビット
構成で、その内の1ビットを指定するのであれば割り込
みコードレジスタ20は4ビットのレジスタで構成され
る。
【0041】割り込みコードデコーダは2Nビットの出
力を持つデコーダである。そして、割り込みコードレジ
スタ20中のコードをデコードし、上記コードによって
指定されている割り込み受付レジスタ1のビットと対応
する信号を“1”とする。
【0042】デバッグモードレジスタ22は1ビット構
成のレジスタであり、“1”がセットされた場合は割り
込みコードデコーダ21の出力を有効にし、“0”がセ
ットされた場合は割り込みコードデコーダ21の出力を
無効にする。
【0043】検出回路24は複数のナンドゲードから構
成される。そして、デバッグモードレジスタ22に“1
”が設定されている場合は、割り込み受付レジスタ1か
ら出力される2Nビットの信号と割り込みコードデコー
ダ21から出力される2Nビットの信号との対応するビ
ットが共に“1”となるものが1つでもあれば、検出信
号aを“1”にする。
【0044】次に本実施例の動作を説明する。
【0045】先ず、例外または割り込みによって情報処
理装置を停止させる場合は、デバッグモードレジスタ2
2に“1”を設定すると共に、情報処理装置を停止させ
る例外または割り込み要因に対応する割り込み受付レジ
スタ1のビットを指定するコードを割り込みコードレジ
スタ20に設定し、情報処理装置を動作させる。
【0046】情報処理装置の動作中にオアゲートORを
介して例外または割り込みが割り込み受付レジスタ1に
加えられると、その例外または割り込みに対応したビッ
トに“1”がセットされる。検出回路24は割り込み受
付レジスタ1の2Nビットの信号と、割り込みコードレ
ジスタ20にセットされたコードをデコードした割り込
みコードデコーダ21の2Nビットの信号とを入力して
おり、対応するビットが共に“1”のものが1つでもあ
れば、検出信号aを出力する。これにより、図1の実施
例と同様の動作が行なわれ、情報処理装置が停止する。 尚、例外または割り込みが発生しても情報処理装置を停
止させないようにする場合はデバッグモードレジスタ2
2に“0”をセットする。
【0047】図3は本発明のその他の実施例のブロック
図であり、割り込み受付レジスタ1と、割り込み処理装
置5と、ホールド作成回路6と、演算回路7と、計数手
段8と、割り込みコードレジスタ20と、割り込みコー
ドデコーダ21と、デバッグモードレジスタ22と、検
出回路24と、オアゲートORとから構成されている。 尚、図3に於いて、図2と同一符号は同一部分を表して
いる。
【0048】計数手段8は検出回路24から出力される
検出信号aが“1”となる毎に保持している値(初期値
としては割り込みコードレジスタ20にセットされてい
るコードによって指定された例外または割り込みが何回
発生したら、情報処理装置を停止させるかを示す数値が
設定される)を−1し、その値が「0」となることによ
り、検出信号a′を“1”にする。
【0049】次に本実施例の動作を説明する。
【0050】先ず、デバッグモードレジスタ22に“1
”を設定すると共に、情報処理装置を停止させる例外ま
たは割り込み要因に対応する割り込み受付レジスタ1の
ビットを指定するコードを割り込みコードレジスタ20
に設定し、更に、計数手段8に初期値を設定する。
【0051】割り込みコードレジスタ20に設定された
コードによって指定された例外または割り込みが発生し
、検出回路24から出力される検出信号aが“1”とな
ると、計数手段8は保持している値を−1する。そして
、保持している値が「0」となると、検出信号a′を“
1”にする。これにより、図2の実施例と同様にホール
ド作成回路6からホールド信号bが出力され、情報処理
装置が停止する。
【0052】
【発明の効果】以上説明したように、本発明は割り込み
受付手段を複数のグループに分割し、情報処理装置を停
止させる例外または割り込みの種類を、グループの番号
とグループ内のビット番号とによって指定するようにし
たものであるので、情報処理装置を停止させる例外また
は割り込みの種類を割り込み受付手段と同じビット数の
割り込み指定手段によって行なっていた従来例と比較し
てハードウェア量を少なくすることができる効果がある
。
【0053】また、本発明は割り込み受付手段中の1ビ
ットを指定する割り込み要因指定手段(割り込みコード
レジスタ20,割り込みコードデコーダ21等から構成
される)と、割り込み要因指定手段を有効にするか否か
を表示するデバッグモード手段とを設け、デバッグモー
ド手段が割り込み要因指定手段の有効を示している場合
のみ、検出手段による検出動作を行なわせるものである
ので、ハードウェア量を少なくできる効果があると共に
、指定した例外または割り込みが発生した場合に、情報
処理装置を停止させるか否かを自由に設定することがで
きる効果がある。
【0054】また、更に本発明は検出手段が検出信号を
出力する毎に保持している内容を減算する計数手段を設
けたものであるので、指定した例外または割り込みが所
定回数発生した時、情報処理装置を停止させることが可
能になる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図である。
【図2】本発明の他の実施例のブロック図である。
【図3】本発明のその他の実施例のブロック図である。
【図4】従来例のブロック図である。
【符号の説明】
1,41…割り込み受付レジスタ 2,42…割り込み指定レジスタ 3…割り込みグループ指定レジスタ 4,24,43…検出回路 5,44…割り込み処理装置 6,45…ホールド作成回路 7,46…演算回路 8…計数手段 20…割り込みコードレジスタ 21…割り込みコードデコーダ 22…デバッグモードレジスタ SEL…セレクタ G…ゲート回路 OR…オアゲート

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  複数の例外または割り込み要因対応の
    ビットを有し、例外または割り込みが発生することによ
    り、発生した例外または割り込みの要因に対応したビッ
    トがセットされる割り込み受付手段と、該割り込み受付
    手段をNビットずつ複数のグループに分割した時のグル
    ープを指定するグループ指定手段と、前記Nビット中の
    任意のビットを指定する割り込み指定手段と、前記割り
    込み受付手段中の前記グループ指定手段によって指定さ
    れたグループ内の、前記割り込み指定手段によって指定
    されたビットがセットされていることを検出する検出手
    段と、該検出手段より検出信号が出力されることにより
    、情報処理装置を停止させる停止手段とを含むことを特
    徴とする例外割り込み制御装置。
  2. 【請求項2】  複数の例外または割り込み要因に対応
    したビットを有し、例外または割り込みが発生すること
    により、発生した例外または割り込みの要因に対応した
    ビットがセットされる割り込み受付手段と、該割り込み
    受付手段中の1ビットを指定する割り込み要因指定手段
    と、該割り込み要因指定手段を有効にするか否かを表示
    するデバッグモード保持手段と、該デバッグモード保持
    手段によって前記割り込み要因指定手段が有効であるこ
    とが表示されている場合、前記割り込み要因指定手段に
    よって指定された前記割り込み受付手段のビットがセッ
    トされていることを検出する検出手段と、該検出手段よ
    り検出信号が出力されることにより、情報処理装置を停
    止させる停止手段とを含むことを特徴とする例外割り込
    み制御装置。
  3. 【請求項3】  外部から初期値が設定され、前記検出
    手段が検出信号を出力する毎に保持している値を減算す
    る計数手段を含み、前記停止手段は前記計数手段の計数
    値が所定値となることにより前記情報処理装置を停止さ
    せることを特徴とする請求項1または2記載の例外割り
    込み制御装置。
JP12659291A 1991-04-30 1991-04-30 例外割り込み制御装置 Pending JPH04329452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12659291A JPH04329452A (ja) 1991-04-30 1991-04-30 例外割り込み制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12659291A JPH04329452A (ja) 1991-04-30 1991-04-30 例外割り込み制御装置

Publications (1)

Publication Number Publication Date
JPH04329452A true JPH04329452A (ja) 1992-11-18

Family

ID=14939002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12659291A Pending JPH04329452A (ja) 1991-04-30 1991-04-30 例外割り込み制御装置

Country Status (1)

Country Link
JP (1) JPH04329452A (ja)

Similar Documents

Publication Publication Date Title
US4021655A (en) Oversized data detection hardware for data processors which store data at variable length destinations
US5717851A (en) Breakpoint detection circuit in a data processor and method therefor
EP0136656A2 (en) A nibble and word addressable memory to accessing consecutive data units for supporting decimal arithmetic operations
US3813531A (en) Diagnostic checking apparatus
US6470440B1 (en) Vector compare and maximum/minimum generation apparatus and method therefor
KR930008605A (ko) 프로그래머블 콘트롤러
US5724572A (en) Method and apparatus for processing null terminated character strings
JPS638971A (ja) 多項式ベクトル演算実行制御装置
US6519620B1 (en) Saturation select apparatus and method therefor
JPH0612239A (ja) コンピュータaluにおける除算により生じさせられた不正確な結果を検出する装置
JPH03132829A (ja) パリテイ検査システム
JP2615746B2 (ja) ビット操作回路
KR0170288B1 (ko) 메모리 엑세스 장치 및 그 방법
JPS6033653A (ja) 電子卓上計算装置
JPS5856090B2 (ja) 計量装置における計量デ−タの表示用デ−タへの処理装置
JPS63201739A (ja) 命令出現頻度測定装置
JPS62143143A (ja) ブランチトレ−ス制御方式
JPS62132425A (ja) カウンタ
JPS59188900A (ja) デ−タ処理装置
JPS63182747A (ja) 多入力パルス処理装置
JPS59111418A (ja) タイマ回路
JPS60142433A (ja) 擬似エラ−信号発生装置
JPH01229340A (ja) 実行アドレス検出方式
KR20010068249A (ko) 오버플로우를 처리하는 연산기
JP2002373123A (ja) データ読み出し回路