JPS63201739A - 命令出現頻度測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［１１１要コ 本発明は、コンピュータプログラム命令の命令出現頻度
を測定する装置において、各命令のレジスタオペランド
の利用状況及びプログラム割込み状況が分らないことを
解決するため、各命令の処理を行うごとに利用状況を格
納する機能を設けることにより、命令ごとの利用状況を
把ＩＲできるようにしたものである。

［産業上の利用分野］ 本発明は、プログラム命令の命令出現頻度測定装置、特
にレジスタオペランド及びプログラム割込みの利用状況
を測定する装置に関する。

命令出現頻度の測定は、情報処理装置のオペレーティン
グシステムが複雑化していくのに伴い命令ごとのレジス
タオペランドの利用率や命令の出現頻度及びオペレーテ
ィングシステムのバグの早期発見などのために要求され
る。

このため、命令の出現頻度測定においてはレジスタオペ
ランドやプログラム割込み回数や種類を命令ごとに測定
する機能が必要とされる。

［従来の技術］ 従来の命令出現の測定装置を第４図に示づ一０図中、４
１はコンピュータ側のＩ１０フェッチバッファ（図示せ
ず）から出力される命令］−ド（オペコードという）を
取り込む命令コード用のバッファ、４２は各命令を区別
するためのデコーダ、４３は各命令毎にその出現頻度を
記憶するためのレジスタ群で、レジスタの数は命令の数
だけ用意されている。４４はインクリメントカウンタで
、複数個のカウンタからなり、各カウンタはレジスタ群
の各レジスタと対になって設（）られており、レジスタ
の内容を読み取っては１ずつインクリメントしてゆくよ
うに構成されている。

このような構成において、命令コード用のバッファ４１
に取り込まれた命令コードをデコーダ４２で解析し、こ
れによりレジスタ群４３の内でその命令コードに対応す
るレジスタをセレクトする。

そしてこの当該レジスタに対応するカウンタ群４４のカ
ウンタにおいて、読み出した当該レジスタの内容に値１
を加算する。加算結果は元のレジスタに再格納される。

この結果、各レジスタにはそれぞれの命令の入力回数が
格納される。

［発明が解決しようとする問題点］ このような従来の命令出現頻度測定装置では、命令ごと
の利用回数は検出できるものの、レジスタオペランドの
利用率や、プログラム割込み種類及び回数を測定するこ
とができないという問題を生じていた。

本発明は、このような点に鑑みてなされたもので、各命
令のレジスタオペランドの利用状況及びプログラム割込
み状況を測定することができる命令出現頻度測定装置を
提供することにある。

［問題点を解決するための手段］ 第１図は本発明に係る命令出現頻度測定装置の原理ブロ
ック図である。１は命令コードを受け取る命令コード用
バッファ、２はレジスタオペランドを受け取るレジスタ
オペランド用のバッファ、３はプログラム割込みコード
を受け取るプログラム割込みコード用のバッファ、４．
５．６はデコーダである。デコーダ４はバッファ１の命
令コードをデコードし、デコーダ５はバッファ２のレジ
スタオペランドをデコードし、デコーダ６はバッファ３
のプログラム割込みコードをデコードする。

７はデコーダ４とデコーダ５の出力が一致しているかど
うかを検出し、一致している場合には一致信号を出力す
るレジスタオペランド用の一致回銘肝、８はデコーダ４
とデコーダ６の出力が一致しているかどうかを検出し、
一致している場合には一致信号を出力するプログラム割
込み用の一致回路群、９は各レジスタオペランドごとの
出現回数を記憶するレジスタオペランド用のレジスタ群
、１０は各種のプログラム割込みコードごとの出現回数
を記憶するプログラム割込み用のレジスタ群、１１はレ
ジスタ群９の各レジスタの内容を個別にインクリメント
するレジスタオペランド用のカウンタ群、１２はレジス
タ群１０の各レジスタの内容を個別にインクリメントす
るプログラム割込み用のカウンタ群、１３はレジスタ群
９の内容を読出すレジスタオペランド用の読出回路、１
４はレジスタ群１０の内容を読出すプログラム割込み用
の続出回路である。

［作用］ 本発明では、Ｉ１０フェッチバッファから命令コードと
共にレジスタオペランドをバッファ１゜２にそれぞれ取
り込み、各々をデコーダ４．５でデコードする（プログ
ラムの命令における命令コード及びレジスタオペランド
のみを所定のデコード信号にそれぞれデコードする）こ
とによって、その命令コード及びレジスタオペランド内
容に対応したデコード信号を得、次に一致回路群７にお
いて、規定の命令コードと共に用いるレジスタオペラン
ドであるかどうかを検出しレジスタオペランドに対応し
たレジスタをアクセスするためのアクセス信号を得る。

アクセス信号が与えられると、カウンタ群１１の当該カ
ウンタは対応したレジスタからその内容を読み取り１だ
け加算しその結果を当該カウンタに再格納する。

又、割込みコード用のバッファ３に入力されたプログラ
ム割込み（プログラムの終了時に入力される）のコード
はデコーダ６でデコードされ（所定の割込みコードのみ
が所定のデコード信号にデコードされる）、一致回路８
において規定の命令コードによる割込みコードであるか
どうかを検出し対応のレジスタをアクセスするためのア
クセス信号を得る。アクセス信号が与えられると、カラ
シタ群１２の当該カウンタは対応したレジスタからその
内容を読み取り１だけ加算しその結果を当該カウンタに
再格納する。

各レジスタに格納されたデータ即ち各命令の出現回数は
読出回路１３及び１４にてそれぞれ読出される。

このようにして、各命令ごとのレジスタオペランドの出
現回数（利用回数）及び命令ごとのプログラム割込みの
種類、出現回数をそれぞれ測定することができる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例を示す構成図である。

図中、第１図と同等部分には同一符号を付し、その説明
は省略する。

レジスタオペランド用のバッファ２において、２ａは第
１のレジスタオペランドを受け取る第２レジスタオペラ
ンド用のバッファ、２ｂは第２のレジスタオペランドを
受け取る第２レジスタオペランド用のバッファ、２Ｃは
第３のレジスタオペランドを受け取る第３レジスタオペ
ランド用のバッファである。

デコーダ５において、５ａは第２レジスタオペランドの
コードをデコードするデコーダ、５ｂは第２レジスタオ
ペランドのコードをデコードするデコーダ、５Ｃは第３
レジスタオペランドのコードをデコードするデコーダで
ある。

−数回銘肝７において、７ａはデコーダ４とデコーダ５
ａの出力の一致を検出する一致回路群、７ｂはデコーダ
４とデコーダ５ａの出力の一致を検出する一致回路群、
７Ｃはデコーダ４とデコーダ５ａの出力の一致を検出す
る一致回路群である。

各−数回銘肝は、複数個のアンドゲートＧより構成され
る。

Ｉ１０フェッチバッファより各バッファ１，２ａ、２ｂ
、２ｃに取り込まれる命令は第３図に示すように４種類
の形式がある。そして、通常命令コード及びレジスタオ
ペランドはそれぞれ複数種類ある。即ち、命令コードは
に種類、第１のレジスタオペランドは１種類、第２のレ
ジスタオペランドはＭ種類、第３のレジスタオペランド
はＮ種類である。従って、−数回銘肝７ａでは命令コー
ドと第１のレジスタオペランドとがとり得るすべての組
合せの数だけのゲートが用意され、−数回銘肝７ｂでは
命令コードと第２のレジスタオペランドとがとり１ｑる
すべての組合わせの数だけのゲートが用意され、−数回
銘肝７Ｃでは命令コードと第３のレジスタオペランドと
がとり得る寸べての組合せの数だけのゲートが用意され
いる。

レジスタ群９において、９ａは一致回路７ａの各ゲート
Ｇの出力（−数回路）を別個に格納する複数個（ゲート
の個数に等しい）のレジスタＲを有する第２レジスタオ
ペランド用のレジスタ群、９１）は−数回路７ｂの各ゲ
ートＧの出力（−数回路）を別個に格納する複数個〈グ
ー１への個数に等しい）のレジスタＲを右する第２レジ
スタオペランド用のレジスタ群、９Ｇは一致回路７Ｃの
各ゲートＧの出力（−数回路）を別個に格納する複数個
（ゲートの個数に等しい）のレジスタＲを有する第３レ
ジスタオペランド用のレジスタ群である。

カウンタ群１１において、１１ａは第１のレジスタオペ
ランド用のレジスタ群の各レジスタに１対１対応で設け
られた複数個のカウンタＣＮＴを有する第１のレジスタ
オペランド用のカウンタ群、１１ｂは第２のレジスタオ
ペランド用のレジスタ群の各レジスタに１対１対応で設
けられた複数個のカウンタＣＮＴを有する第２のレジス
タオペランド用のカウンタ群、１１Ｃは第３のレジスタ
オペランド用のレジスタ群の各レジスタに１対１対応で
設けられた複数個のカウンタＣＮＴを有する第３のレジ
スタオペランド用のカウンタ群である。

読出回路１３において、１３ａは第１のレジスタオペラ
ンド用のレジスタ群９ａの各レジスタの内容を読出す続
出回路、１３ｂは第２のレジスタオペランド用のレジス
タ群９ｂの各レジスタの内容を読出す読出回路、１３Ｃ
は第３のレジスタオペランド用のレジスタ群９ｂの各レ
ジスタの内容を読出す読出回路である。

このような構成において、レジスタオペランドの利用回
数の測定動作について説明する。

命令コード用のバッファ１の内容をデコーダ４でデコー
１〜して解析すると共に、第２のレジスタオペランド用
のバッファ２ｂ１第３のレジスタオペランド用のバッフ
ァ２ｃにある各レジスタオペランドのレジスタ番号をデ
コーダ５ａ、５ｂ、５Ｃでデコードすることにより解析
し、−数回路７ａ、７ｂ、７ｃにおいて一致が検出され
た場合には、そのゲートに対応するレジスタから内容（
出現回数）を読出し、対応のカウンタにその値を設定す
る。カウンタはその値に１を加算して結果を元のレジス
タに格納する。

例えばある命令が、第３図の（ハ）に示す３番目め形式
をとり、命令コードがａ、第１のレジスタオペランドが
１）、第２のレジスタオペランドがＣである場合には、
命令コードａに当たるデコード出力“［）ａがｌ　１１
Ｉ、第１のレジスタオペランドｂに当たるデコード出力
ＥｂがＩ　１１＋、第２のレジスタオペランドＣに当た
るデコード出力ＦｃがＩＩ　Ｉ　ＩＩになる。その結果
、図示のように一致回路７ａではゲートＧｉ、一致回路
７ｂではゲートＧｊの出力が１′′となり、ゲートＱｉ
　とゲートＧｊに対応するカウンタＣＮＴｉとカウンタ
ＣＮＴｊで対応するレジスタＲ１，Ｒｊの内容をそれぞ
れ＋１し、その結果が元のレジスタＲｉ　、Ｒｊにそれ
ぞれ再格納される。

このようにして測定されたレジスタオペランドの出現回
数はレジスタに格納され、読出回路から読出すことがで
きる。

又、プログラム割込みの測定においては、各命令の終了
時に決定される割込みコードを割込みバッファ３に設定
し、そのバッファ出力をデコーダ６でデコードし、その
デコーダの出力と命令コード用のデコーダ４の出力と一
致した命令の割込みの場合には、−数回路８から出力さ
れる一致信号によりレジスタ群１０のレジスタを読出し
、カウンタ群１２における対応のカウンタで＋１し、再
び元のレジスタに格納される。レジスタの内容は続出回
路１４より読出される。

このようにして、命令ごとのレジスタオペランドの使用
頻度及び命令ごとのプログラム割込みの種類とその回数
を測定することができる。

尚、第３図に示す第１の命令形式に従う命令コードの出
現回数は、ここでは詳しく説明しないが従来装置と同様
な構成により測定することができ゛る。

［発明の効果］ 以上説明したように、本発明によれば、各種プログラム
によるレジスタオペランドの利用率、命令の種類、プロ
グラム割込みの有無を容易に調べることができ、レジス
タオペランドの偏り及びプログラム割込みによるバグの
早期発見に効果がある。

【図面の簡単な説明】

第１図は本発明の命令出現頻度測定装置の原理ブロック
図、 第２図は本発明の一実施例を示す構成図、第３図は命令
の形式を示す図、 第４図は従来の命令出現頻度測定装置の一例を示す構成
図である。 １は命令コード用バッファ、 ２はレジスタオペランド用のバッファ、３はプログラム
割込みコード用のバッファ、４．５．６はデコーダ、 ７はレジスタオペランド用の一致回路群、８はプログラ
ム割込み用の一致回路群、９はレジスタオペランド用の
レジスタ群、１０はプログラム割込み用のレジスタ群、
１１はレジスタオペランド用のカウンタ、１２はプログ
ラム割込み用のカウンタ群、１３．１４は続出回路であ
る。

Claims (1)

1. 【特許請求の範囲】 コンピュータプログラムの命令コードをデコードして各
   種命令コードに対応するデコード信号を得、このデコー
   ド信号の発生回数をカウントすることにより命令出現頻
   度を測定する命令出現頻度測定装置において、 前記命令コードを受け取る命令コード用のバッファ（１
   ）と、 レジスタオペランドを受け取るレジスタオペランド用の
   バッファ（２）と、 プログラム割込みコードを受け取るプログラム割込みコ
   ード用のバッファ（３）と、 前記命令コード用のバッファ（１）の出力をデコードす
   る命令コード用の第１のデコーダ（４）と、 前記レジスタオペランド用のバッファ（２）の出力をデ
   コードするレジスタオペランド用の第２のデコーダ（５
   ）と、 前記プログラム割込みコード用のバッファ（３）の出力
   をデコードするプログラム割込みコード用の第３のデコ
   ーダ（６）と、 前記第１のデコーダ（４）と第２のデコーダ（５）の出
   力が一致しているかどうかを検出し、一致している場合
   には一致信号を出力するレジスタオペランド用の第１の
   一致回路群（７）と、前記第１のデコーダ（４）と第３
   のデコーダ（６）の出力が一致しているかどうかを検出
   し、一致している場合には一致信号を出力するプログラ
   ム割込み用の第２の一致回路群（８）と、第１の一致回
   路群（７）の各種の前記レジスタオペランドの出現回数
   を個別に記憶するレジスタオペランド用のレジスタ群（
   ９）と、 第２の一致回路群（８）の各種の前記プログラム割込み
   の出現回数を個別に記憶するプログラム割込み用のレジ
   スタ群（１０）と、 前記レジスタ群（９、１０）の各レジスタの内容を個別
   にインクリメントするカウンタ群（１１、１２）と、 前記レジスタ群（９、１０）の内容を読出す読出回路（
   １３、１４）とを具備し、 命令コードに一致する各レジスタオペランドの出現回数
   及びプログラム割込みの種類とその出現回数が前記読出
   回路を介して前記各レジスタ群より得られるようにした
   ことを特徴とする命令出現頻度測定装置。