JPH0433055B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はタイミンククロツク発生装置に係り、
特に複数のタイミングクロツクを使用する電子機
器に好適な高速のタイミングクロツクを発生する
タイミングクロツク発生装置に関する。

〔発明の背景〕

従来のタイミングクロツク発生装置では、例え
ばCQ出版社発行渡部弘之著「コンピユータ設計
技術〔〕」の156〜157頁に記録の如く、リング
カウンタにより基準周波数及びその逆極性を用い
て多相タイミングパルスを発生させている。しか
し、リングカウンタを構成するフリツプフロツプ
の速度は基準周波数の２倍よりも高速に応答する
必要があり、高速マシンサイクルの多相クロツク
を提供する場合には限界がある。

〔発明の目的〕

本発明の目的は、従来のタイミングクロツク発
生装置に使用するフリツプフロツプの動作速度限
界により制限されるタイミングクロツクの高速化
を図ることにある。

〔発明の概要〕

本発明は、タイミングジエネレータの各相の位
相差が基本クロツクの１周期に相当すること、及
び基本クロツクがデユーテイ50％であることに着
目し、タイミングジエネレータを２台用意して、
１台に基本クロツク、他の１台に基本クロツクの
逆相を入力することで、２台のタイミングジエネ
レータから発生する夫々の多相のタイミングクロ
ツク（パルス）を基本クロツクの1/2波長分ずら
す。この時２台のタイミングジエネレータは同期
化回路により同期されている。前記２台のタイミ
ングジエネレータのうち、前者のタイミングジエ
ネレータのタイミングクロツクで1/2マシンサイ
クルの位相差を持つたタイミングクロツク（ｉ相
とｉ＋ｎ／２相のパルス）同志をORし、これを
偶数相タイミングクロツクとする。また、後者の
タイミングジエネレータのタイミングクロツクで
１／２マシンサイクルの位相差を持つたタイミング
クロツク（ｉ相とｉ＋ｎ／２相のパルス）同志を
ORし、これを奇数相タイミングクロツクとす
る。偶数相タイミングクロツクと奇数相タイミン
グクロツクを合わせることにより、従来の１台の
タイミングジエネレータのタイミングクロツクと
比較して、1/2のマシンサイクル、同一相数のタ
イミングクロツクを得ることができる。

〔発明の実施例〕

以下、本発明の一実施例を第１図乃至第３図を
用いて詳細に説明する。

第１図は本発明の一実施例の構成を示す。これ
は、基本クロツクTSにより８相クロツクT10〜
T17を発生するタイミングジエネレータ１、基本
クロツクの反転信号により８相クロツクT20〜
T27を発生するタイミングジエネレータ２、各タ
イミングジエネレータの出力をORするOR回路
４〜１１、及び基本クロツクのバツフア回路３か
ら成る。

第２図はタイミングジエネレータ同期化回路を
示す。ここで、１２〜１８は２台のタイミングジ
エネレータのスタート、ストツプを同期化する回
路であり、１２は３ビツトカウンタ、１３はデコ
ーダ、１４はバツフア回路、１５〜１７はフリツ
プフロツプ、１８はAND回路を示している。１
９はタイミングジエネレータ１，２１〜２４はタ
イミングジエネレータ１のスタート、ストツプ回
路で、２１は３ビツトカウンタ、２２はデコー
ダ、２３と２４はフリツプフロツプを示してい
る。同様に、２０はタイミングジエネレータ２、
２５〜２８はタイミングジエネレータ２のスター
ト、ストツプ回路で、２５は３ビツトカウンタ、
２６はデコーダ、２７と２８はフリツプフロツプ
を示している。

第３図は第２図の回路各点の波形を示したもの
である。CNTはデコーダ１３のデコード結果を
示し、CNT１はデコーダ２２のデコード結果を
示し、CNT２はデコーダ２６のデコード結果を
示す。T10〜T17はタイミングジエネレータ１の
タイミングクロツク波形、T20〜T27はタイミン
グジエネレータ２のにタイミングクロツク波形を
示す。

第１図において、基本クロツクが入力される
と、タイミングジエネレータ１はクロツクTSに
対してT10〜T17、タイミングジエネレータ２は
クロツクTSの反転信号に対してT20〜T27の
各８相タイミングクロツクを発生する。この場
合、タイミングジエネレータ２の基本クロツク
TSは、タイミングジエネレータ１の基本クロツ
クTSに比較して、基本クロツクの1/2周期だけ遅
れているので、T20〜T27の位相は、T10〜T17
に比べて基本クロツクの1/2周期遅れる。各タイ
ミングジエネレータ１，２の出力は、OR回路４
〜１１によりORし、この結果をT0〜T7とする。

第１図のT0〜T7のクロツク波形から明らかな
ように、タイミングジエネレータ１の出力T10〜
T17と、タイミングジエネレータ２の出力T20〜
T27を１周期合成することで、８相タイミングク
ロツク２周期を得ることができる。

第２図は、タイミングジエネレータ１とタイミ
ングジエネレータ２を同期してスタートさせ、
T10，T20，T11，T21〜T17，T27の順序でタイ
ミングクロツクを出力、または停止させる回路で
ある。

カウンタ１２とタイミングジエネレータ１の内
部カウンタ２１は、同一の基本クロツクTSで動
作し、タイミングジエネレータ２の内部カウンタ
２５は、基本クロツクの逆相で動作する。

この回路の動作は、基本クロツクにより各カウ
ンタが動作している状態で、非同期スキヤンクロ
ツクPSiCLKが入力すると、フリツプフロツプ１
５がセツトされ、デコーダ１３が４のときフリツ
プフロツプ１６にセツトされ、デコーダ１３が１
のとき、フリツプフロツプ１７にセツトされ、こ
れが同期化スキヤンクロツクSiCLKとなり、各
タイミングジエネレータに供給される。

各タイミングジエネレータのスタート、ストツ
プは、タイミングジエネレータ内部のフリツプフ
ロツプ２３，２７へのスキヤンインにより行う。
フリツプフロツプ２４，２８は、スタートイネー
ブル・フリツプフロツプであり、このフリツプフ
ロツプが“１”にセツトされたときを基準に、各
タイミングジエネレータがスタートする。フリツ
プフロツプ２４，２８は、各タイミングジエネレ
ータの内部デコーダ２２，２６の出力が“０”の
ときセツトされる。タイミングジエネレータ１が
スタート後、基本クロツクの1/2周期後にタイミ
ングジエネレータ２をスタートさせるためには、
各タイミングジエネレータへスキヤンクロツク
SiCLKを入力する時刻は、フリツプフロツプ２
４がセツトされ、基本クロツク1/2周期後に、フ
リツプフロツプ２８がセツトされる時刻でなけれ
ばならない。

このため、第２図の１２〜１８の同期化回路に
より、各タイミングジエネレータへのスキヤンク
ロツクSiCLKは、第３図に示すような時刻に発
生させるようにしている。

ストツプ動作の場合には、スタートイネーブ
ル・フリツプフロツプを“０”にセツトすること
により行い、他はスタート動作の場合と同様であ
る。

〔発明の効果〕

本発明によれば、タイミングジエネレータを２
台使用することにより、タイミングクロツクの周
期を、タイミングジエネレータを１台使用してと
きの1/2周期にすることができるので、タイミン
グジエネレータの動作限界を高周波側に拡大する
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の概略構成図、第２
図は第１図で用いられるタイミングジエネレータ
の同期化回路を示す図、第３図は第２図の回路各
部の波形図である。 １…タイミングジエネレータ、２…タイミング
ジエネレータ、３…バツフア回路、４〜１１…
OR回路。

Claims (1)

【特許請求の範囲】
1. １ 周波数oの基本クロツクを入力とし、ｎ／
   oの長さのマシンサイクルの間に、相異なるｎ
   （偶数）相のパルスを発生するタイミングクロツ
   ク発生装置において、前記基本クロツクを入力と
   し、前記マシンサイクルの間に、パルスを第０相
   から順番に第（ｎ−１）相まで発生する第１タイ
   ミングジエネレータと、前記基本クロツクの逆相
   信号を入力とし、前記第１タイミングジエネレー
   タから発生されるｎ相の各パルスに比べ、夫々が
   前記基本クロツクの1/2波長分ずれたｎ相のパル
   スを第０相から順番に第（ｎ−１）相まで発生す
   る第２タイミングジエネレータと、前記第１タイ
   ミングジエネレータと前記第２タイミングジエネ
   レータを同期して、第０相から順番にパルスを出
   力させる回路と、前記各タイミングジエネレータ
   の第ｉ相と第ｉ＋ｎ／２相の出力を夫々論理和す
   る複数のOR回路とよりなり、ｎ／2oの長さに
   ｎ相のパルスが発生する新たなマシンサイクルを
   生成することを特徴とするタイミングクロツク発
   生装置。