JPH0433064B2 - - Google Patents
Info
- Publication number
- JPH0433064B2 JPH0433064B2 JP60025622A JP2562285A JPH0433064B2 JP H0433064 B2 JPH0433064 B2 JP H0433064B2 JP 60025622 A JP60025622 A JP 60025622A JP 2562285 A JP2562285 A JP 2562285A JP H0433064 B2 JPH0433064 B2 JP H0433064B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transferred
- monitoring device
- data reception
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はDMA転送に於けるデータ受信監視装
置に係り、特に二つのフラグ間に転送データが挟
まれたフレームフオーマツトの信号に対するデー
タ受信監視装置に関するものである。
置に係り、特に二つのフラグ間に転送データが挟
まれたフレームフオーマツトの信号に対するデー
タ受信監視装置に関するものである。
従来のデータ受信監視装置は或る一定のフレー
ムフオーマツトを有する信号に対してのみ有効で
あり、二つのフラグ間に転送データが挟まれたフ
レームフオーマツトの信号に対しては正確に機能
しないので此の改善が強く要望されていた。
ムフオーマツトを有する信号に対してのみ有効で
あり、二つのフラグ間に転送データが挟まれたフ
レームフオーマツトの信号に対しては正確に機能
しないので此の改善が強く要望されていた。
従来データ通信制御装置の手順制御を行うため
のデータフレームは所定の伝送制御手順に基づい
たフレームフオーマツトで構成されることが多
く、此の場合にはデータフレームの受信監視は容
易に行える。
のデータフレームは所定の伝送制御手順に基づい
たフレームフオーマツトで構成されることが多
く、此の場合にはデータフレームの受信監視は容
易に行える。
然しながら此の伝送制御手順に準拠しないフレ
ームフオーマツトを有する通信制御装置と対向し
て通信する場合には、所定の伝送制御手順に基づ
いたデータフオーマツトの受信監視方式を其の侭
適用することは出来ない。
ームフオーマツトを有する通信制御装置と対向し
て通信する場合には、所定の伝送制御手順に基づ
いたデータフオーマツトの受信監視方式を其の侭
適用することは出来ない。
第３図は基本形データ伝送のフレームフオーマ
ツトを示す図である。
ツトを示す図である。
第４図はHDLCフオーマツトに基づくフレーム
フオーマツトを示す図である。
フオーマツトを示す図である。
第５図は転送データの前後にフラグＦを配置し
たフオーマツトである。
たフオーマツトである。
図中、STXはフレーム開始コード、ETXはフ
レーム終結コード、Ｆ１は開始フラグ、Ｆ２は終
結フラグ、Ａはアドレスフイールド、Ｃはコント
ロールフイールド、FCSはフレームチエツクシー
ケンス、Ｆはフラグ、DATAはデータである。
レーム終結コード、Ｆ１は開始フラグ、Ｆ２は終
結フラグ、Ａはアドレスフイールド、Ｃはコント
ロールフイールド、FCSはフレームチエツクシー
ケンス、Ｆはフラグ、DATAはデータである。
データ通信制御装置間の手順制御を行う為のデ
ータフレームは所定の標準的な伝送フレームフオ
ーマツト、例えば第３図に示す様な基本形データ
伝送のフレームフオーマツト、第４図に示す様な
HDLCフオーマツトが良く使用されている。
ータフレームは所定の標準的な伝送フレームフオ
ーマツト、例えば第３図に示す様な基本形データ
伝送のフレームフオーマツト、第４図に示す様な
HDLCフオーマツトが良く使用されている。
此れ等のフオーマツトでは第３図に示す如くフ
レームの開始コードSTXと終結コードETXの間
にデータを挿入し、又第４図に示す如く開始フラ
グＦ１、アドレスフイールドＡ、及びコントロー
ルフイールドＣの次にデータを挿入し、其の後に
フレームチエツクシーケンスFCS及び終結フラグ
Ｆ２を配置して容易にデータの受信検出を行うこ
とが出来る様にしている。
レームの開始コードSTXと終結コードETXの間
にデータを挿入し、又第４図に示す如く開始フラ
グＦ１、アドレスフイールドＡ、及びコントロー
ルフイールドＣの次にデータを挿入し、其の後に
フレームチエツクシーケンスFCS及び終結フラグ
Ｆ２を配置して容易にデータの受信検出を行うこ
とが出来る様にしている。
然し此の様な伝送制御手順に準拠しない特殊な
フレームフオーマツトを有する通信制御装置と対
向させる為には、所定の伝送制御手順に基づいた
データフレームの受信監視方式を其の侭適用する
ことは出来ない。
フレームフオーマツトを有する通信制御装置と対
向させる為には、所定の伝送制御手順に基づいた
データフレームの受信監視方式を其の侭適用する
ことは出来ない。
例えば第５図に示す様な単に二つのフラグＦの
間にデータDATAが挟まれているフオーマツト
を有する通信制御装置と対向させることは不可能
であつた。
間にデータDATAが挟まれているフオーマツト
を有する通信制御装置と対向させることは不可能
であつた。
本発明の目的は特殊なフレームフオーマツト、
特に二つのフラグパターンに挟まれた同一フレー
ム構成を取るデータフレームの受信・解析を行う
ことが出来るデータ受信監視装置を提供すること
である。
特に二つのフラグパターンに挟まれた同一フレー
ム構成を取るデータフレームの受信・解析を行う
ことが出来るデータ受信監視装置を提供すること
である。
問題点を解決するための手段は、２つのフラグ
間に転送すべきデータが挿入された信号から、該
フラグを受信して起動したDMAコントローラの
データ受信状態を、所定時間間隔で監視するデー
タ受信監視装置において、DMAコントローラが
取り込んだ転送すべきデータ数に対応してカウン
ト値が歩進するバイトカウントレジスタと、該転
送すべきデータの転送時間に対応する時間だけ動
作するタイマとを設け、該データ受信監視装置
は、該バイトカウントレジスタのカウント値が歩
進していれば該転送すべきデータ受信中と判定
し、該バイトカウントレジスタのカウント値の歩
進が停止していれば該タイマを設定し、転送すべ
きデータの受信終了と判定するが、カウント値の
歩進停止状態が該タイマの動作終了時まで継続し
た時、次の処理に移行させる構成にしたことによ
り達成される。
間に転送すべきデータが挿入された信号から、該
フラグを受信して起動したDMAコントローラの
データ受信状態を、所定時間間隔で監視するデー
タ受信監視装置において、DMAコントローラが
取り込んだ転送すべきデータ数に対応してカウン
ト値が歩進するバイトカウントレジスタと、該転
送すべきデータの転送時間に対応する時間だけ動
作するタイマとを設け、該データ受信監視装置
は、該バイトカウントレジスタのカウント値が歩
進していれば該転送すべきデータ受信中と判定
し、該バイトカウントレジスタのカウント値の歩
進が停止していれば該タイマを設定し、転送すべ
きデータの受信終了と判定するが、カウント値の
歩進停止状態が該タイマの動作終了時まで継続し
た時、次の処理に移行させる構成にしたことによ
り達成される。
本発明はDMA転送方式に依るデータの受信制
御に於いて、DMAコントローラのバイトカウン
トレジスタの値を監視することにより、データの
受信中の状態か、受信完了の状態かを判定出来る
様にし、此れに依つて標準的な伝送制御手順に依
るデータフレームだけでなく、特殊なフレーム構
成を有するデータフレームも受信・解析出来ると
云う効果が生まれる。
御に於いて、DMAコントローラのバイトカウン
トレジスタの値を監視することにより、データの
受信中の状態か、受信完了の状態かを判定出来る
様にし、此れに依つて標準的な伝送制御手順に依
るデータフレームだけでなく、特殊なフレーム構
成を有するデータフレームも受信・解析出来ると
云う効果が生まれる。
第１図は本発明に依るデータ受信監視装置の動
作の一実施例を示す図である。
作の一実施例を示す図である。
図中、１は通信制御装置、２は主制御装置、３
はDMAコントローラ、４は外部インタフエイ
ス、５はデータ受信監視装置、６は外部装置、３
ａはバイトカウントレジスタである。
はDMAコントローラ、４は外部インタフエイ
ス、５はデータ受信監視装置、６は外部装置、３
ａはバイトカウントレジスタである。
以下図に従つて本発明の詳細を説明する。
今第５図に示す様に転送データの前後にフラグ
Ｆを配置したデータフオーマツトの転送に就いて
説明する。
Ｆを配置したデータフオーマツトの転送に就いて
説明する。
即ち、データは受信はDMA転送で行い、デー
タ受信開始状態から常時DMAコントローラ３内
のバイトカウントレジスタ３ａの値を本発明に依
るデータ受信監視装置５がサンプリングする。
タ受信開始状態から常時DMAコントローラ３内
のバイトカウントレジスタ３ａの値を本発明に依
るデータ受信監視装置５がサンプリングする。
DMAコントローラ３はデータ受信開始と共に
フラグＦ以外のデータを取り込み、バイトカウン
トレジスタ３ａはデータＤをカウントして歩進す
る。バイトカウントレジスタ３ａが歩進を開始し
た後、データの転送時間に見合うだけの一定時間
バイトカウントレジスタ３ａのカウント値の変化
が観測されない時はデータ受信が終了したものと
データ受信監視装置５は判断し、次のデータ解析
処理に移行する。
フラグＦ以外のデータを取り込み、バイトカウン
トレジスタ３ａはデータＤをカウントして歩進す
る。バイトカウントレジスタ３ａが歩進を開始し
た後、データの転送時間に見合うだけの一定時間
バイトカウントレジスタ３ａのカウント値の変化
が観測されない時はデータ受信が終了したものと
データ受信監視装置５は判断し、次のデータ解析
処理に移行する。
此の様にして伝送制御手順の形式に関係なくフ
ラグパターンＦに挟まれただけの如何なるデータ
フレームも受信して解析することが可能となる。
ラグパターンＦに挟まれただけの如何なるデータ
フレームも受信して解析することが可能となる。
第２図は本発明に依るデータ受信監視装置の動
作を説明する図である。
作を説明する図である。
尚『状態０』は受信前の状態、『状態１』は受
信準備完了の状態、『状態２』はデータ受信中の
状態、『状態３』はデータ受信終了の状態を夫々
示す。又BCRはバイトカウントレジスタ３ａの
略号である。
信準備完了の状態、『状態２』はデータ受信中の
状態、『状態３』はデータ受信終了の状態を夫々
示す。又BCRはバイトカウントレジスタ３ａの
略号である。
データ受信監視装置５は『状態０』であるか否
かをしらべ、『状態０』であればデータ受信準備
をして『状態１』となる。
かをしらべ、『状態０』であればデータ受信準備
をして『状態１』となる。
『状態０』でなければ、データ受信監視装置５
は状態が１であるか否かをしらべ、『状態１』で
あればバイトカウントレジスタ３ａが歩進してい
るか、否かを調べ、歩進している時は『状態２』
と判定し、再度バイトカウントレジスタ３ａが歩
進しているか、否かを調べる。
は状態が１であるか否かをしらべ、『状態１』で
あればバイトカウントレジスタ３ａが歩進してい
るか、否かを調べ、歩進している時は『状態２』
と判定し、再度バイトカウントレジスタ３ａが歩
進しているか、否かを調べる。
『状態１』でなければ、『状態２』であるか、
否かを調べ、『状態２』であれば次にバイトカウ
ントレジスタ３ａが歩進を停止しているか、否か
を調べ、否であれば再びバイトカウントレジスタ
３ａが歩進を停止しているか、否かを調べる。
否かを調べ、『状態２』であれば次にバイトカウ
ントレジスタ３ａが歩進を停止しているか、否か
を調べ、否であれば再びバイトカウントレジスタ
３ａが歩進を停止しているか、否かを調べる。
若し停止している場合はタイマを設定し、『状
態３』即ちデータ受信終了の状態と判定する。
態３』即ちデータ受信終了の状態と判定する。
『状態２』でなければ、タイマが０であるか、
否かを調べ、０であれば次のデータ解析処理に移
行する。０でなければ再びタイマが０であるか、
否かを調べる。
否かを調べ、０であれば次のデータ解析処理に移
行する。０でなければ再びタイマが０であるか、
否かを調べる。
以上詳細に説明した様に本発明によれば、標準
的な伝送制御手順に依るデータフレームだけでな
く、特殊なフレームフオーマツト、特に二つのフ
ラグパターンに挟まれた同一フレーム構成を取る
データフレームも受信・解析出来ると云う大きい
効果がある。
的な伝送制御手順に依るデータフレームだけでな
く、特殊なフレームフオーマツト、特に二つのフ
ラグパターンに挟まれた同一フレーム構成を取る
データフレームも受信・解析出来ると云う大きい
効果がある。
第１図は本発明に依るデータ受信監視装置の動
作の一実施例を示す図である。第２図は本発明に
依るデータ受信監視装置の動作を説明する図であ
る。第３図は基本形データ伝送のフレームフオー
マツトを示す図である。第４図はHDLCフオーマ
ツトに基づくフレームフオーマツトを示す図であ
る。第５図は転送データの前後にフラグＦを配置
したフオーマツトである。 図中、STXはフレーム開始コード、ETXはフ
レーム終結コード、Ｆ１は開始フラグ、Ｆ２は終
結フラグ、Ａはアドレスフイールド、Ｃはコント
ロールフイールド、FCSはフレームチエツクシー
ケンス、Ｆはフラグ、DATAはデータ、１は通
信制御装置、２は主制御装置、３はDMAコント
ローラ、４は外部インタフエイス、５はデータ受
信監視装置、６は外部装置、３ａはバイトカウン
トレジスタである。
作の一実施例を示す図である。第２図は本発明に
依るデータ受信監視装置の動作を説明する図であ
る。第３図は基本形データ伝送のフレームフオー
マツトを示す図である。第４図はHDLCフオーマ
ツトに基づくフレームフオーマツトを示す図であ
る。第５図は転送データの前後にフラグＦを配置
したフオーマツトである。 図中、STXはフレーム開始コード、ETXはフ
レーム終結コード、Ｆ１は開始フラグ、Ｆ２は終
結フラグ、Ａはアドレスフイールド、Ｃはコント
ロールフイールド、FCSはフレームチエツクシー
ケンス、Ｆはフラグ、DATAはデータ、１は通
信制御装置、２は主制御装置、３はDMAコント
ローラ、４は外部インタフエイス、５はデータ受
信監視装置、６は外部装置、３ａはバイトカウン
トレジスタである。
Claims (1)
- 【特許請求の範囲】 １ ２つのフラグ間に転送すべきデータが挿入さ
れた信号から、該フラグを受信して起動した
DMAコントローラのデータ受信状態を、所定時
間間隔で監視するデータ受信監視装置において、 DMAコントローラが取り込んだ転送すべきデ
ータ数に対応してカウント値が歩進するバイトカ
ウントレジスタと、該転送すべきデータの転送時
間に対応する時間だけ動作するタイマとを設け、 該データ受信監視装置は、 該バイトカウントレジスタのカウント値が歩進
していれば該転送すべきデータ受信中と判定し、 該バイトカウントレジスタのカウント値の歩進
が停止していれば該タイマを設定し、転送すべき
データの受信終了と判定するが、 カウント値の歩進停止状態が該タイマの動作終
了時まで継続した時、次の処理に移行させる構成
にしたことを特徴とするデータ受信監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60025622A JPS61184654A (ja) | 1985-02-13 | 1985-02-13 | デ−タ受信監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60025622A JPS61184654A (ja) | 1985-02-13 | 1985-02-13 | デ−タ受信監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61184654A JPS61184654A (ja) | 1986-08-18 |
| JPH0433064B2 true JPH0433064B2 (ja) | 1992-06-02 |
Family
ID=12170974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60025622A Granted JPS61184654A (ja) | 1985-02-13 | 1985-02-13 | デ−タ受信監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61184654A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58155036U (ja) * | 1982-04-07 | 1983-10-17 | オムロン株式会社 | 直列デ−タ伝送制御装置 |
| JPS5923659A (ja) * | 1982-07-29 | 1984-02-07 | Sharp Corp | デ−タ伝送制御装置 |
-
1985
- 1985-02-13 JP JP60025622A patent/JPS61184654A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61184654A (ja) | 1986-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0433064B2 (ja) | ||
| JPS6339069A (ja) | デイジタル入出力制御装置の定周期割込み通知方法 | |
| JPS62232055A (ja) | イベントトレ−スデ−タ作成方法 | |
| JPH0358217B2 (ja) | ||
| JPH0439940B2 (ja) | ||
| JPH03260838A (ja) | Ｃｐｕ使用時間制限方式 | |
| JPH0373050A (ja) | 直列ライトデータ転送方式 | |
| JPS62107346A (ja) | 制御装置 | |
| JPS62235898A (ja) | 遠隔監視制御子局装置 | |
| JP2973665B2 (ja) | プロセス量の表示方法 | |
| JPH03148942A (ja) | 通信における障害情報採取方式 | |
| JPS63164741A (ja) | 通信制御処理装置 | |
| JPH04170242A (ja) | フレームタイマ制御方式 | |
| JPS63136157A (ja) | Ｒｓ−２３２ｃインタ−フエ−スを持つプリンタ | |
| JPS63201861A (ja) | インタ−フエイス切替装置 | |
| JPH04139556A (ja) | リトライ制御方式 | |
| JPS63142440A (ja) | マイクロコンピユ−タ内蔵装置 | |
| JPS6320556A (ja) | 情報処理装置 | |
| JPS61170853A (ja) | デ−タ伝送装置 | |
| JPS58127777U (ja) | 情報伝送装置 | |
| JPS6238642A (ja) | 回線折返しケ−ブル識別方式 | |
| JPH0120840B2 (ja) | ||
| JPH0253158A (ja) | リモートデータサンプル方式 | |
| JPH02271449A (ja) | バス障害検出方式 | |
| JPH0258946A (ja) | 伝送路の折返し試験制御方式 |