JPS58100461A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPS58100461A
JPS58100461A JP56199894A JP19989481A JPS58100461A JP S58100461 A JPS58100461 A JP S58100461A JP 56199894 A JP56199894 A JP 56199894A JP 19989481 A JP19989481 A JP 19989481A JP S58100461 A JPS58100461 A JP S58100461A
Authority
JP
Japan
Prior art keywords
layer
metal
film
bulb
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56199894A
Other languages
English (en)
Other versions
JPH0341986B2 (ja
Inventor
Hiroaki Kato
博章 加藤
Kohei Kishi
岸　幸平
Yutaka Takato
裕 高藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JAPAN ELECTRONIC IND DEV ASSOC<JEIDA>
Sharp Corp
Original Assignee
JAPAN ELECTRONIC IND DEV ASSOC<JEIDA>
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JAPAN ELECTRONIC IND DEV ASSOC<JEIDA>, Sharp Corp filed Critical JAPAN ELECTRONIC IND DEV ASSOC<JEIDA>
Priority to JP56199894A priority Critical patent/JPS58100461A/ja
Priority to US06/446,046 priority patent/US4469568A/en
Priority to GB08235047A priority patent/GB2113462B/en
Priority to DE3245313A priority patent/DE3245313C2/de
Publication of JPS58100461A publication Critical patent/JPS58100461A/ja
Publication of JPH0341986B2 publication Critical patent/JPH0341986B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はゲート絶縁膜として酸化膜とくに陽極酸化膜
を使用した薄膜トランジスタの製造方法に関する。
薄膜トランジスタ（Ｔｈ１ｎ　Ｆｉ　１ｍ　Ｔｒａｎｓ
　ｉｓ　ｔｏｒ　：以下「ＴＦＴＪと略称する）は、近
年、ＥＬや液晶等を用いる表示装置のスイッチ素子とし
てその応用が検討されている。しかし、本来の半導体デ
バイスに比べて特性が劣り、信頼性も低いため、未だ実
用には至っていない。
一般に１．Ｔ　Ｐ　Ｔは第１図に示すような構造である
。１は絶縁基板、２はベースコート、３はゲート電極、
４はゲート絶縁膜、５，６は電極でソース、ドレインに
対応する。７はチャネルを形成する半導体層モある。
絶縁基板１にはセラミックやガラスが用いられる。ベー
スコート２は、下地をなめらかな表面にすること及び絶
縁基板１から素子一部へ汚染物質又は不純物イオンが拡
散するのを阻止するために設けられ、５ｉｎ２．　Ｓｉ
３Ｎ４やＴａ２０５などが使わレル。
ゲート電極３は金属たとえばＡ　ｕ＋　Ｃｒ＋　Ａ　／
　＋　Ｔ　ａなどで蒸着によって形成される。ゲート絶
縁膜４としては、たとえばＳ　ｉＯ、Ｓ　ｉ０２　、　
Ａｌ２Ｏ２，Ｔａ２０５等が真空蒸着、ＣＶＤあるいは
陽極酸化法等によって形成される。電極５，６はたとえ
ばＮｉ　、　Ｃｒ　。
Ａｕなどの金属の蒸着等で形成される。半導体７は、た
とえばａ−５ｉ　、　ｐ−８ｉ　、　ＣｄＳ　、　Ｃｄ
Ｓｅ　、　Ｔ４の一つを成分とし、真空蒸着、イオンブ
レーティング、スパッタリング、グロー放電等の種々の
方法で形成される。
動作は電界効果トランジスタと同じで、ソース電極５と
ドレイン電極６間で半導体７中に流れる電流をゲート電
極３に印加する電圧で制御する。
このようなＴＰＴは、その特徴として、ガラス基板上に
真空蒸着、スパッタリング、ＣＶＤ等の確立された技術
番こより比較的容易に形ちづくることができ、前述の表
示装置に適用した場合に表示面の大形化の可能性がある
。反面、特性の安定性の点で未解決の問題があり、特に
、ゲート絶縁膜４に起因するところが大きい。
ゲート絶縁膜４としては、絶縁性が良好なことから、前
記した物質のうちＡ　ｌ　２０３やＴａ２０５　などの
陽極酸化膜がよく用いられる。特に、Ｔａ２Ｏ。
はＡｌ　２０ａや他の誘電体に比べ、比誘電率も大きく
ＴＰＴの絶縁体としても比較的硬れた特性をもつ。
しかし、そのように優れた特性をもつＴａ２０５であっ
てもなお問題が残る。すなわち、Ｔａ２０５酸化膜の表
面ないし表面近（の層内は、陽極酸化時における電解液
中の酸素イオンの影響により、酸素イオンが過剰な領域
になっている。それで、この過剰イオンにより、表面な
いし表面近くの層はＰ型半導体的性質をもつようになっ
ている。
絶縁膜の中心部では廊と０とが化学量論的に均質に組成
しており、絶縁性は何ら問題でない。そこで、絶縁膜全
体としてみるとき、この中心部での化学量論的な組成部
分をできるだけ表面部特に半導体を形成する表面部まで
拡大し、比抵抗を高くシ、もれ電流を極力少なくするこ
とが特定り安定化に必須である。
また、陽極酸化の欠点であるが、表面層での酸素イオン
や電解液のアニオンが絶縁膜４上に形成する半導体７の
性質に悪影響を与える。
これらの対策として、例えばドライエツチングにより、
絶縁膜表面層を取り除く方法も考えられよう。しかし、
この方法はかえって酸化膜表面への異物の再付着や表面
の荒れをきたし、その上に半導体層を形成した場合の界
面としては適切でない。
それゆえに、この発明の目的は、トラップの少ない安定
したゲート絶縁膜を形成しうる薄膜トランジス、りの製
造方法を新規に提供することにある。
この発明を要約すれば、絶縁基板にゲート電極となるべ
き第１の金属の層を形成し、該第１の金属層の上へ第２
の金属の層を形成し、該第２の金属層と前記第１の金属
層とを陽極酸化法を用いて同時に酸化して、前記第２の
金属の酸化物の全体である第２の化成膜と前記第１の金
属の酸化物である第１の化成膜とを形成し、次に、前記
第２の化成膜のみを選択エツチングにより取り除き、前
記第１の化成膜をゲート絶縁膜となす工程を含むことを
特徴とする薄膜トランジスタの製造方法である。なお、
第２の化成膜のみを選択エツチングするとは、第１の化
成膜はエツチング液によって影響されないこと、言いか
えれば第１の金属と第２の金属を、前者の酸化物が耐エ
ツチング性を有し後者の鹸化物がエツチング性を有する
ように予め２つの金属を選択する意味を内包している。
以下、この発明の実施例を図面にしたがって説明する。
第２図は一実施例の方法の要部を順次模式的に示したも
のである。（Ｉ）　、　（ＩＩ）　、　（ＩＩＩ）ばＩ
Ｖ）　、　（Ｖ）は順次の工程に対応する。まず、工程
（Ｉ）において、ガラス基板１を準備する。このガラス
基板１上に薄いベースコート層を設けた後、工程（ＩＩ
）に移り、ベースコート層上に第１層目のバルブメタル
３を蒸着またはスパッタリングによって形成する。バル
ブメタル３′は、ここではＴａを用いている。次の工程
（ＩＩＩ）では、第１層目のバルブメタル３′の上に第
２層目としてのバルブメタル８を蒸着またはスパッタリ
ングによって形成する。バルブメタル８は、ここではＮ
ｂを用いている。この第２層目のバルブメタル８の膜厚
は、２００〜５００Ａ程度である。次に、この２層のバ
ルブメタル３′、８を同時に陽極酸化法で処理する（工
程、（ＩＶ’）　）。
陽極酸化の詳細は次のとおりである。最初に、０．１〜
１ｍｌ・肩の電流で定電流化成を行なう。所望の電圧に
達した後、その電圧低下（当該電圧を含む）で定電圧電
解エージングを行なう。設定電圧■は次のようにして決
める。順を追って示せば、まず、電解時の電圧は膜厚ｄ
に比例するから、ｄ　　＝ｋ　　・■　　・・・・・・
・・・・・・　（１）１　　　　１　　　１ ｄ　　＝ｋ　　・■　　・・・・・・・・・・・・　（
２）２　　　　２　　２ ここで、ｄ　はＴａ２０５ノ膜厚、ｄ２はＮｂ２Ｏ５の
膜厚であり、ｋｌは比例定数てあり、ｋｏはＴａ２０５
のもの、に２はＮｂ２Ｏ，ノものである。そして、ｋｌ
　は１■当りの膜厚に相当するから膜の種類（１）によ
り個別に決めることができる。ちなである。
２層を陽極酸化するときの前記電圧■は、■−■１＋■
２　　　　・・・・・・・・・・・・　＋３）であるか
ら、ｌ）　、　＋２１式より、次式（４）となる。
■−（１／に０）・ｄ１＋（１／に２）・ｄ２・・・（
４）つまり、膜厚ｄ１．ｄ２　　を決めれば設定電圧値
■が一義的に求められる。本実施例では、’−ｄ　１　
＝　１３００Ｖ＝（１／１７）ｘ１３００＋（１／２２
）ｘ５００＝１００　　（ボルト） に設定し、化成を行なった。
第２図における工程（Ｖ）は、工程（ｒＶ）において形
成した酸化層９の全体を取り除く工程である。
酸化層９はＮｔ４０５であるので、アルカリ溶液たとえ
ばＮａＯＨ水溶液をエッチャントとしてエツチングを行
った。Ｎｂ２Ｏ５はアルカリに可溶であるから解けて除
かれる一方、その下部のＴａ２０５はアルカリに難溶で
あるため、エツチングはＴａ２０５１ｆｉ　４’の表面
のところで阻止される。その結果、基板１上には、ゲー
ト電極としてのＴａ膜３と、これの酸化膜であるＴａ　
２０５膜４′だけか残る。このあと、流水洗浄、水蒸気
洗浄や熱処理等を行ない、以降は周知の方法により、電
極金属、および半導体を作りつけ、トランジスタ素子を
形成した。
このように、第２図の工程（Ｉ）から（Ｖ）によって絶
縁膜を形成すると、従来法ならば絶縁膜の表面近くの層
に存在する過剰の酸素イオンや表面の異物が、この方法
によるとＮｂ　２０５層９にほとんど集中し、このＮｂ
２Ｏ５層９の全体をエツチングにより取り除いてしまう
（上層のＮｂ２Ｏ５膜９をリムーバ（ｒｅｍｏｖｅｒ　
）として用いた）ので、結果として得られるＴａ２Ｏ！
５のゲート絶縁膜４′は、その表面層がＴａとＯとが化
学量論的に均質な組成をもつ領域となった。また、エツ
チングを化学的に行なったので、ゲート絶縁膜４′の表
面はなめらかであり、以後の工程における不安定さは除
去されている。
なお、上記実施例では、工程（ｍ）における第２層目の
金属にＮｂ　にオブ）を用いたか、他の金属たとえばＴ
ｉ（チタン）、Ｂｉ（ビスマス）。
■（バナジウム）などでもよい。Ｂｉ　やｖなどでは、
その酸化物を酸でエツチングすることができる。
以上の説明から明らかなように、この発明によれば、絶
縁基板に２種の金属層を積層し、この両層を同時に陽極
酸化した後１．上層の金属酸化物のみをエツチングによ
り取り除き下層の金属酸化物膜をゲート絶縁膜とする工
程を含むようにしたので、ゲート絶縁膜表面部とくに半
導体を形成する表面部は化学量論的に均一な組成をもつ
ようになり、トラップの少ない安定したゲート絶縁膜が
得られ、薄膜トランジスタの特性を著しく向上せしめる
効果がある。
【図面の簡単な説明】
第１図は典型的な薄膜トランジスタの断面図、第２図は
本発明の要部をなすゲート絶縁膜の形成方法を工程順に
示した断面模式図である。 １・・・絶縁基板、３・・・ゲート電極、４・・・ゲー
ト絶縁膜、５，６・・・電極、７・・・半導体層、３′
・・・第１の金属層としてのＴａ層、８・・・第２の金
属層としてのＮｂ層、９・・・第２の化成層としてのＮ
ｂ２°５層・４′・・・第１の化成層としてのＴａ２０
５層。

Claims (1)

    【特許請求の範囲】
  1. （１）絶縁基板にゲート電極とゲート絶縁膜と一対の電
    極と半導体とを順次に形成してなる。薄膜トランジスタ
    の製造方法において、 前記絶縁基板にゲート電極となるべき第１の金属の層を
    形成し、該第１の金属層の上へ第２の金属の層を形成し
    、該第２の金属層と前記第１の金層属とを陽極酸化法を
    用いて同時に酸化して前記第２の金属の酸化物の全体で
    ある第２の化成膜と。 前記第１の金属の酸化物である第１の化成膜とを形成し
    、次に、前記第２の化成膜のみを選択エツチングにより
    取り除き、前記第１の化成膜を前記ゲート絶縁膜となす
    工程を含むことを特徴とする薄膜トランジスタの製造方
    法。
JP56199894A 1981-12-10 1981-12-10 薄膜トランジスタの製造方法 Granted JPS58100461A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56199894A JPS58100461A (ja) 1981-12-10 1981-12-10 薄膜トランジスタの製造方法
US06/446,046 US4469568A (en) 1981-12-10 1982-12-01 Method for making thin-film transistors
GB08235047A GB2113462B (en) 1981-12-10 1982-12-08 Method for making gate insulation in thin film transistors
DE3245313A DE3245313C2 (de) 1981-12-10 1982-12-08 Verfahren zur Herstellung eines Dünnfilm-Transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56199894A JPS58100461A (ja) 1981-12-10 1981-12-10 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS58100461A true JPS58100461A (ja) 1983-06-15
JPH0341986B2 JPH0341986B2 (ja) 1991-06-25

Family

ID=16415371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56199894A Granted JPS58100461A (ja) 1981-12-10 1981-12-10 薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US4469568A (ja)
JP (1) JPS58100461A (ja)
DE (1) DE3245313C2 (ja)
GB (1) GB2113462B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391893A (en) * 1985-05-07 1995-02-21 Semicoductor Energy Laboratory Co., Ltd. Nonsingle crystal semiconductor and a semiconductor device using such semiconductor
US7038238B1 (en) 1985-05-07 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a non-single crystalline semiconductor layer
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
JPH03190141A (ja) * 1989-12-12 1991-08-20 Samsung Electron Devices Co Ltd 平板ディスプレー用薄膜トランジスタ及びその製造方法
JPH03283636A (ja) * 1990-03-30 1991-12-13 Nippon Soken Inc 半導体基板の製造方法
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US6713783B1 (en) 1991-03-15 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Compensating electro-optical device including thin film transistors
JP2873632B2 (ja) * 1991-03-15 1999-03-24 株式会社半導体エネルギー研究所 半導体装置
GB2255443B (en) * 1991-04-30 1995-09-13 Samsung Electronics Co Ltd Fabricating a metal electrode of a semiconductor device
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
TW435820U (en) * 1993-01-18 2001-05-16 Semiconductor Energy Lab MIS semiconductor device
KR970004885B1 (ko) * 1993-05-12 1997-04-08 삼성전자 주식회사 평판표시장치 및 그 제조방법
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3085628B2 (ja) * 1994-07-12 2000-09-11 シャープ株式会社 スイッチング素子の製造方法
US6224738B1 (en) * 1999-11-09 2001-05-01 Pacesetter, Inc. Method for a patterned etch with electrolytically grown mask
US6559051B1 (en) 2000-10-05 2003-05-06 Advanced Micro Devices, Inc. Electroless deposition of dielectric precursor materials for use in in-laid gate MOS transistors
US6465334B1 (en) 2000-10-05 2002-10-15 Advanced Micro Devices, Inc. Enhanced electroless deposition of dielectric precursor materials for use in in-laid gate MOS transistors
US20080121877A1 (en) * 2006-11-27 2008-05-29 3M Innovative Properties Company Thin film transistor with enhanced stability
US7655127B2 (en) * 2006-11-27 2010-02-02 3M Innovative Properties Company Method of fabricating thin film transistor
WO2010074913A2 (en) * 2008-12-23 2010-07-01 3M Innovative Properties Company Electrical connections for anodized thin film structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1161647A (en) * 1967-08-04 1969-08-13 Rca Corp Thin Film Field-Effect Solid State Devices
DE2820331C3 (de) * 1978-05-10 1982-03-18 Lüder, Ernst, Prof. Dr.-Ing., 7000 Stuttgart Dünnschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
JPS5669864A (en) * 1979-11-09 1981-06-11 Japan Electronic Ind Dev Assoc<Jeida> Thin-film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same

Also Published As

Publication number Publication date
DE3245313A1 (de) 1983-06-23
GB2113462B (en) 1985-09-18
US4469568A (en) 1984-09-04
GB2113462A (en) 1983-08-03
DE3245313C2 (de) 1985-09-05
JPH0341986B2 (ja) 1991-06-25

Similar Documents

Publication Publication Date Title
JPS58100461A (ja) 薄膜トランジスタの製造方法
JP3425201B2 (ja) 薄膜トランジスタ及びその製造方法
US6075691A (en) Thin film capacitors and process for making them
JPH0311635A (ja) 化合物半導体装置の製造方法
JPS6146068B2 (ja)
US7655127B2 (en) Method of fabricating thin film transistor
JPH05165059A (ja) 薄膜トランジスタの製造方法
KR100302999B1 (ko) 이중게이트를이용한박막트랜지스터
JPH0353787B2 (ja)
KR960005662A (ko) 전계 방출 냉음극 및 그 제조 방법
JPS61176157A (ja) ２重ゲ−ト型薄膜トランジスタとその製造方法
JPH084087B2 (ja) ＩｎＳｂ素子の製造方法
JP2762383B2 (ja) 薄膜トランジスタ
JPH01248136A (ja) 液晶表示用薄膜トランジスタの製造方法
KR970006253B1 (ko) 액정표시소자의 박막트랜지스터 제조방법
JPH0334374A (ja) 薄膜トランジスタ
JPH07176694A (ja) キャパシタの製造方法
JPS61241976A (ja) 電界効果トランジスタ−の製造方法
JPS5847851B2 (ja) チタン層を有する半導体素子の製造方法
JPH0348824A (ja) Ｍｉｍ型非線形スイッチング素子の製造方法
JP3341346B2 (ja) 非線形素子の製造方法
KR19990023842A (ko) 캐패시터 및 박막형 캐패시터 제조 방법
KR960002774B1 (ko) 강유전체를 갖는 박막 소자의 구조
KR970009275B1 (ko) 박막트랜지스터 및 그 제조방법
JPH0572570A (ja) 液晶表示装置及びその製造方法