JPH0433872A

JPH0433872A - 印刷装置

Info

Publication number: JPH0433872A
Application number: JP13979690A
Authority: JP
Inventors: Masataka Osada; 昌登長田
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-05-31
Filing date: 1990-05-31
Publication date: 1992-02-05
Anticipated expiration: 2012-01-22
Also published as: JP2575227B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、印刷用データを画像メモリに格納し、これを
読出しながら用紙上に印刷を行なう印刷装置に関する。

（従来の技術）コンピュータやワードプロセッサ等の上位制御装置によ
って作成された印刷用データを、用紙上に印刷する装置
としては、電子写真方式のプリンタ、サーマルプリンタ
、ワイヤドツト式プリンタ等、種々のものが知られてい
る。

第２図に、従来の電子写真方式を採用した印刷装置のブ
ロック図を示す。

この装置は、上位制御装置１にインタフェース２を介し
て接続されたシステムバス３に対し、プロセッサ４、プ
ログラムメモリ５、ワーキングメモリ６、フォントメモ
リ７、画像メモリ８及びプリントエンジンインタフェー
ス９が接続された構成のものである。プリントエンジン
インタフェース９には、プリントエンジン１０が接続さ
れている。

上位装置ｌは、印刷用データを作成するコンピュータや
ワードプロセッサ、画像読取装置等の装置である。イン
タフェース２は、いわゆるＲ３２３２Ｃインタフエース
やパラレルインタフェース等から構成される既知の回路
である。プロセッサ４は、この印刷装置全体の制御を行
なう回路で、その実行用プログラムがプログラムメモリ
５に格納されている。ワーキングメモリ６は、インタフ
ェース２により送受信されたデータを記憶管理するため
のメモリである。フォントメモリ７は、上位制御装置１
から送り込まれた文字キャラクタコードやその他のコー
ドを、印刷用のフォントデータに変換するメモリである
。

又、画像メモリ８は、編集処理されイメージ化された印
刷用データを、例えば１ページ分格納するランダム・ア
クセス・メモリから構成される。

プリントエンジン１０は、画像メモリ８に格納された印
刷用データに基づいて、印刷用の用紙に印刷を行なう装
置で、用紙搬送系や電子写真プロセス等を含む装置であ
る。プリントエンジンインタフェース９は、プロセッサ
４の指示に従って画像メモリ８から印刷用データ９ａを
読出してプリントエンジン１０に転送し、あるいはプリ
ントエンジン１０から出力されるプリントコントロール
信号９ｂを受は入れ、これをプロセッサ４等に送信する
インタフェース回路である。

以上のような印刷装置は、上位制御装置１からインタフ
ェース２を介して受信された制御コマンドや文字キャラ
クタコード、グラフィックコマンド、ビットイメージデ
ータ等を、必要に応じてワーキングメモリ６に一時格納
し、プロセッサ４の制御に従ってイメージ化された印刷
用データを画像メモリ８上に作成する。

こうして作成された画像メモリ８内の印刷用データは、
次のように処理される。

第３図は、従来の画像メモリからの印刷出力の読出し動
作を説明する概念図である。

図に示すように、画像メモリ８に対して読出しアドレス
８ａか人力すると、画像メモリ８中の各ラスター■、■
、■、■・・・に対応するデータが順に読出され、これ
がその順番に印刷されて（■。

■、■、■・・・）印刷出力２０を得る。即ち、画像メ
モリ８から読出されたデータは、各ラスター毎にビット
ストリーム化して第２図のプリントエンジン１０に送り
込まれ、その読出しと１対１に対応した印刷動作が行な
われて印刷出力２０が得られる。尚、通常、画像メモリ
８からのデータの読出しは、ビット単位でなくワード単
位で行なわれる。

第４図は、従来の画像メモリからの印刷出力の読出し方
法をより具体的に示した説明図である。

図のように、画像メモリは、各ラスター■１■・・・毎
にそれぞれ１ワード（例えば８ビツト）単位で区切られ
ている。データは、このワード単位で順番に　（１）、
　（２）、　（３）・・・というように読出され、その
右側に示したような印刷出力が得られる。

この図からも分るように、画像メモリ８に格納されたデ
ータとその印刷出力２０とは、完全に１対１に対応°し
ている。通常、画像メモリ８は、１ページ分程度の印刷
出力２０が可能なメモリ容量に設定されており、印刷出
力中の情報量が非常に少ない場合でも、必ずいったん１
ページ分の印刷用データが画像メモリ８に格納され、そ
の後印刷を行なうという処理がなされていた。

ところで、電子写真方式の印刷装置においては、外周に
感光体層を形成した感光ドラムを一定速度で回転させな
がら、その感光体上に印刷用データに対応する静電潜像
を形成していく。その静電潜像は、トナーを用いて現像
されて用紙上に転写され定着されるが、このような印刷
工程は連続した動作で行なわれ、中断することができな
い。従って、通常、画像メモリ８に印刷用データを完全
に編集し終わってから、用紙の搬送を開始し印刷工程を
始動するようにしている。

第５図は、このような印刷工程を実行するプリントエン
ジンの動作説明図である。

図において、トレー１１ａ、ｌｌｂには、印刷されるべ
き用紙１２が収容されている。この用紙１２は、ホッピ
ングローラ１３ａあるいは１３ｂによって引き出され、
搬送路１４上を搬送される。

搬送路１４の前方には、感光ドラム１５と、その外周に
静電潜像を書込む書込み装置１６が配置されている。こ
の書込み装置１６は、例えば発光グイオードアレイある
いはレーザヘッド等から構成される。

この装置では、用紙１２が搬送路１４を搬送され、転写
位置Ｗｏに達すると、感光ドラム１５上のトナーが転写
され、図示しない定着器によって定着されて排出される
。通常、用紙１２は、搬送路上の１点Ｗｐにおいて、図
示しないレジストローラ等によっていったん搬送を停止
されて待機し、書込み装置１６による静電潜像の書込み
開始と同時に搬送が再開される。即ち、感光ドラム１５
がρ。たけ（角度αだけ）回転する間に、用紙１２はρ
。′だけ搬送されてちょうど転写位置Ｗｏに達する。

このようなタイミングを制御するために、第２図の画像
メモリ８から書込み装置１６へ印刷用データを転送する
タイミングは、ホッピングローラ１３ａか用紙１２を４
１だけ搬送し、あるいはホッピングローラ１３ｂが用紙
１２をρ１＋℃２だけ搬送した後となる。

第６図は、画像メモリへのデータの書込みとデータを読
出すタイミングを表わすタイムチャートである。

図のように、時刻ｔ。に書込みを開始し、１ページ目の
印刷用データの画像メモリへの書込みが時刻ｔ１に終了
すると、時刻ｔ２で第５図のホッピングローラ１３ａあ
るいは１３ｂが用紙１２の搬送を開始する。その後、時
刻ｔ３まで待機した後、その１ページ目の印刷用データ
の画像メモリからの読出しが開始される。時刻ｔ２〜ｔ
３までの間に、第５図に示したトレー１１８゜１１ｂか
ら引き出された用紙１２が、搬送路１４上の１点Ｗｐま
で搬送される。そして、レジストローラ等によりタイミ
ングを合わせて転写位置Ｗｏ　（第５図）へ向けて搬送
される。こうして第１ページ目の印刷工程が進められる
。

一方、画像メモリへの印刷用データの書込みと読出しを
交互に行なうと、プリントエンジン側の待ち時間が増加
する。

従って、処理の高速化のために、第１ページ目のデータ
の読出しが開始され、その読出しが終了する前に、２ペ
ージ目のデータの書込みが開始される。時刻ｔ３から時
刻ｔ３１までの時間は、１ページ目の読出しが開始され
て、２ページ目のデータを書込むための一定のメモリエ
リアを確保するための時間である。通常、図のように、
画像メモリからのデータの読出し時間と画像メモリへの
書込み時間とを比較すると、書込みの場合にはライトマ
ージンのチエツクや書込みアドレス計算、フォントメモ
リのアクセス等の時間が必要となり、合計処理時間はや
や長めになる。

このような点を考慮すると、従来、画像メモリを最大限
に有効に利用しようとした場合、書込み動作を基準にし
て動作タイミングを設定する必要がある。

第７図は、従来の画像メモリ書込み動作のタイミングを
表わすタイミングチャートである。

図のように、画像メモリへの１ページ分の書込み動作に
毎に、それぞれ■、■、■・・・■という符号を付すと
、各書込み動作の間に、それぞれｔｘ＋の時間だけ待ち
時間を設ける必要がある。

この待ち時間は、即ち第６図に示した時刻ｔｌ〜ｊ３’
までの間の時間であり、用紙の搬送と画像メモリからの
一定量のデータの読出しを待つ時間である。従って、画
像メモリのメモリ容量を１ページ分とした印刷装置にお
いては、この第７図に示したタイミングが最大効率のタ
イミングであり、これ以上の高速化を図ることができな
かった。

これに対して画像メモリを２ページ分設ければ、１ペー
ジ分の画像メモリからデータの読出しと印刷を行なって
いる間に、もう１ページ分の画像メモリにデータの書込
みを行なうことができ、第７図に示した待ち時間ｔＸｌ
〜ｔｘｓを無くすことができる。

第８図は、そのような最も望ましい画像メモリの書込み
動作を示すタイミングチャートである。

この図に示すように、画像メモリの容量アップにより印
刷の高速化を図ることができる。ところが、画像メモリ
の容量アップは装置のコストを上昇させる原因となる。

特に、印刷画像の解像度か上がれば上がるほど大容量の
画像メモリが必要となり、１ページ分の容量の画像メモ
リを有する印刷装置と、２ページ分の容量の画像メモリ
を有する装置との価格差はますます大きくなる。

従来、以上の点に着目して、画像メモリの容量増大を伴
なわずに印刷の高速化を図った印刷装置を提供するため
に、特願昭６３−０５３５５５号公報等に係る発明が紹
介された。

第９図は、その発明に係る印刷装置の一例を示すブロッ
ク図である。この装置の全体構成は、第２図と同様のも
のであるが、この装置においては、図に示したような印
刷制御部４０によって、画像メモリ３０のデータの書込
みと読出しか制御される。

この装置には、印刷用データ６ｏを受は入れるブロック
判定部４１と、そのデータの画像メモリ３０への書込み
アドレスを割り当てるメモリブロック割り当て制御部４
２と、ブロックアドレスを発生するブロックアドレス発
生部４３と、所定のアドレス変換等を行なうアドレス変
換部４４と、画像メモリ３０への書込みデータの入力あ
るいは読出しデータの出力経路を切り換える接続切換回
路４５と、印刷部５０とが設けられている。

第１Ｏ図を用いて、この装置の原理的な動作説明を行な
う。

第１０図において、この例は、２枚の仮想ベージ■、■
の印刷が要求されている場合を示している。

先ず、ここで仮想ページ■と■とをそれぞれ複数のブロ
ック６２．６２’　に分割する。このブロックは、例え
ば１つが１２８Ｘ　１２８ビツト構成のブロックとする
。このようにして、仮想ページを複数のブロックに分割
すると、各ブロックはそれぞれ、空白データのみからな
る空白フ゛ロック６２′と、有効データを含む有効ブロ
ック６２とに分類される。そして、第９図に示した印刷
制御部４０は、画像メモリ３０に対し、各仮想ページ■
、■の有効データを含む有効ブロック６２のみを書込む
ようにする。このようにすれば、それぞれ仮想ベージ■
、■のイメージはバラバラに分解されてしまうが、１ペ
ージ分の容量の画像メモリ３０に対し、２ページ分の有
効ブロック６２か十分余裕をもって格納されることにな
る。

このようにして、画像メモリ３０に印刷用データを書込
んだ後、その第１０図右側に示すような印刷出力■、■
を得るためには、仮想ベージ■の第１番目のブロック（
座標（０，０）のブロック）が空白ブロック６２′であ
るか否かを判断し、空白ブロックであれば第９図のメモ
リブロック割り当て制御部４２がそこに空白データを生
成して印刷部５０に向けて出力し、有効ブロック６２で
あれば画像メモリ３０からその有効ブロックに対応する
データを続出して印刷部５０に出力するようにする。

これにより、仮想ベージ■と■に対応する印刷出力■と
印刷出力■を再現することができる。

又、これにより仮想ページ■の印刷出力■を印刷中に、
仮想ページ■の印刷用データの画像メモリ３０への書込
みを並行して行なうことができ、処理の高速化を図るこ
とができる。

（発明が解決しようとする課題）ところで、第９図において、画像メモリ３０をちょうど
印刷用紙の１ページ分程度の大きさに選定した場合、１
ページ内に均一に印刷するデータが存在する場合、従来
通り、印刷内容とメモリとを１対１に対応させて印刷す
る方式と、印刷速度があまり変わらなくなってしまう。

即ち、有効ブロックの数が増加し、空白ブロックが極め
て少ないような印刷用データでは、第９図に示した装置
を用いた効果が得られない。

また、所定の容量に設定された画像メモリ３０に対し、
多くの仮想ページを割付けた場合、各仮想ページが非常
に多くの有効データを含む場合、やはり十分な印刷速度
の向上を図ることができない。このような場合、その使
用状況に適したメモリ容量を設定し、画像メモリ３０の
増設等を図ることが好ましい。

第９図に示す装置では、少量の画像メモリを追加するこ
とで、大きな速度改善を図ることが可能となる。

ところが、画像メモリを増設すれば、予め、−定の容量
の画像メモリへの書込みを想定して動作する、メモリブ
ロック割当て制御部４２の動作プログラムを変更しなけ
ればならない。実際に、画像メモリの増設量は、その使
用状況や用途、許容されるコスト等を加味すると、ユー
ザー毎に多様であり、個々のユーザーの任意のメモリ増
設に対しプログラムを変更するのは、煩雑であ２て実用
的でない。

本発明は以上の点に着目してなされたもので、印刷内容
や用途に応じて画像メモリの容量を自由に変更し、煩雑
なプログラム変更等なせずに印刷の高速化を図ることが
できる印刷装置を提供することを目的とするものである
。

（課題を解決するための手段）本発明の印刷装置は、印刷用データを格納する画像メモ
リと、この画像メモリに印刷用データを書込む印刷制御
部と、前記画像メモリから印刷用データを読出しながら
印刷を行なう印刷部とを有し、前記印刷制御部は、印刷
出力に対応させて仮想的に設定された１ページ分の画像
から成る仮想ページを、複数のブロックに分割して、そ
の各ブロック毎に、それが空白データのみから成る空白
ブロックか、有効データを含む有効ブロックかを判定す
るブロック判定部と、前記ブロック判定部の判定結果に
基づいて、前記有効ブロックのみを選択して、そのブロ
ック単位で新たなブロックアドレスを割当てて、前記画
像メモリにデータの書込みを行なう書込み制御部と、前
記有効ブロックの前記仮想ページ中でのブロックアドレ
スと、前記有効ブロックを書込んだ前記画像メモリのブ
ロックアドレスとを対応付け、かつ、前記仮想ページ中
で、前記有効ブロックと前記空白ブロックとを識別する
マツピングフラグと、前記画像メモリに書込まれた有効
ブロックの属する仮想ページを識別するページ識別フラ
グとを格納したアドレス変換部と、前記画像メモリの実
装容量に従って、メモリ容量を設定して表示する最大メ
モリ容量設定部と、前記メモリブロック割当て制御部が
前記画像メモリにアクセス動作を行なう際、前記最大メ
モリ容量を参照して、アクセス動作の当否を判定し、判
定結果を前記メモリブロック割当て制御部に通知する画
像メモリアドレス判定部とを設けたことを特徴とするも
のである。

（作用）本発明の印刷装置は、印刷すべきページをブロックに分
割し、空白ブロックと有効ブロックとに区別して、有効
ブロックのみを画像メモリに格納する。そして、印刷の
際は、アドレス変換部を参照して、空白ブロックを補充
しつつ有効ブロックを読出して印刷を行なう。上記書込
み制御の際、メモリブロック割当て制御部は、最大メモ
リ容量をその都度参照し、有効ブロックに割当てた新た
な書込みアドレスの当否を判定する。これにより、画像
メモリの実装容量を変更しても、最大メモリ容量の設定
変更のみで、書込みアドレスの割当て範囲を自由に増減
できる。

（実施例）以下、本発明を実施例によって具体的に説明する。

第１図は、本発明の印刷装置の実施例を示すブロック図
である。この装置の全体構成は、第２図と同様のもので
あるが、この装置においては、図に示したような印刷制
御部４０によって、画像メモリ３０のデータの書込みと
読出しが制御される。

この装置には、印刷用データ６０を受は入れるブロック
判定部４１と、そのデータの画像メモリ３ｏへの書込み
アドレスを割り当てるメモリブロック割り当て制御部４
２と、ブロックアドレスを発生するブロックアドレス発
生部４３と、所定のアドレス変換等を行なうアドレス変
換部４４と、画像メモリ３０への書込みデータの入力あ
るいは読出しデータの出力経路を切り換える接続切換回
路４５と、最大メモリ容量を設定して表示する画像メモ
リ容量設定部４６と、メモリブロック割当て制御部４２
の割当てた書込みアドレスの当否を判定する画像メモリ
アドレス判定部４７と、印刷部５ｏとか設けられている
。

第１図において、印刷用データ６０は、その仮想ページ
６１について見た場合、多数のブロック６２に分割され
構成されている。

書込み動作を行なう場合そのデータは、１ワード（例え
ば８ビツト）単位で、ブロック判定部４１と接続切換回
路４５とに人力する。ブロック判定部４１は、仮想ペー
ジ６１を構成する各ブロック６２が空白ブロックか有効
ブロックかを判定する回路である。即ち、ブロック判定
部４１に設けられた比較器４１ｂには、書込みデータと
基準値４１ａ（空白データのレベルに設定されたデータ
）とが入力する。そして、１ブロック分のデータについ
てこの比較を行なった後、その判定結果がメモリブロッ
ク割り当て制御部４２に対して出力される。

メモリブロック割り当て制御部４２は、画像メモリ３ｏ
へのデータの書込み等を制御するマイクロプロセッサ等
から構成される回路である。このメモリブロック割り当
て制御部４２は、比較器４１ｂの出力した判定結果を基
に、仮想ページ６１のブロックが全て空白データのみか
らなる空白ブロックである場合、そのデータの画像メモ
リ３０への書込みを阻止し、有効データを含む有効ブロ
ックの場合に接続切り換え回路４５を介して、画像メモ
リ３０に入力する書込みデータを所定のアドレスに書込
むよう制御する。

ブロックアドレス発生部４３は、仮想ページ６１のデー
タを１ワードずつ読出すために、そのアドレスを発生し
メモリブロック割り当て制御部４２に出力する回路であ
る。

アドレス変換部４４は、仮想ページ６１のブロックアド
レス順に、各ブロックが有効ブロックか空白ブロックか
を識別するマツピングフラグＴと、各有効ブロックを書
込んだ画像メモリ３０のブロックアドレスＲＭとを対応
付けるためのアドレス変換用メモリ４４ａを有している
。このアドレス変換用メモリ４４ａは、複数の仮想ペー
ジ分のフラグ等を格納できる容量を備えている。又、こ
の他に、画像メモリ３ｏのブロックアドレス順に、その
ブロックアドレスにはどの仮想ページの有効ブロックか
書込まれているかを識別するページ識別フラグＰ１〜Ｐ
ｘを格納するための、空きブロック指示用メモリ４４ｂ
を備えている。

尚、この空きブロック指示用メモリ４４ｂは、本発明の
場合、画像メモリ３０の増設に対応できるよう、例えば
、装置に実装可能な最大の画像メモリ容量に対するブロ
ックアドレスを格納できる大きさとする。

画像メモリ容量設定部４６には、例えば、デイツプスイ
ッチやレジスタ等から成る最大メモリ容量表示器４６ａ
が設けられている。この最大メモリ容量表示器４６ａに
は、現実に装置に実装されている画像メモリの実装容量
に従って、例えば画像メモリの最大アドレスを設定して
おく。

画像メモリアドレス判定部４７には、比較器４７ａが設
けられ、この比較器４７ａには、先に説明した最大メモ
リ容量表示器４６ａの出力と、メモリブロック割当て制
御部４２の発生する画像メモリブロックアドレスとが、
入力するよう結線されている。この比較器４７ａは、比
較結果を、メモリブロック割当て制御部４２に向けて出
力するよう構成されている。画像メモリブロックアドレ
スは、メモリブロック割当て制御部４２か、画像メモリ
３０をアクセス動作する際に発生する。

比較器４７ａは、この画像メモリブロックアドレスが、
最大メモリ容量表示器４６ａで表示された画像メモリ３
０の最大アドレスよりも大きい場合には、アクセスを禁
止すべくメモリブロック割当て制御部４２に通知する構
成とされている。

メモリブロック割り当て制御部４２は、アドレス変換部
４４を参照しながら、画像メモリ３０に、各仮想ページ
のデータを書込み、かつ、そのデータを接続切り換え回
路４５を介して印刷部５０に向けて読出す。印刷部５０
は、第５図で説明したような機構のプリントエンジンで
ある。

以上の構成の本発明の印刷装置は次のように動作する。

先ず、アドレス発生部４３から仮想ページのアドレスか
発生されると、メモリブロック割り当て制御部４２はこ
のアドレス順に仮想ページ６１のデータをワード単位で
読出し、ブロック判定部４１において得られた判定結果
に基づき、空白ブロックを構成するデータの場合には画
像メモリ３０への書込みを行なわず、有効ブロックを構
成する場合には画像メモリ３０への書込みを行なう。読
出されたデータが有効ブロックに含まれるデータである
という判定結果か、メモリブロック割り当て制御部４２
に入力すると、メモリブロック割り当て制御部４２はア
ドレス変換部４４のアドレス変換用メモリ４４ａを参照
する。

第１１図に、アドレス変換部の詳細な動作説明図を示す
。

このアドレス変換用メモリ４４ａには、今、読出された
データを含むブロックか、空白ブロックが有効ブロック
かを示すマツピングフラグＴと、そのブロックを書込む
画像メモリ３０のブロックアドレスＲＭとが格納されて
いる。有効ブロックを構成する最初のデータを画像メモ
リ３０に格納する場合、マツピングフラグは初期値ゼロ
であり、画像メモリ３０のブロックアドレスＲＭも未定
である。そこで、この場合には、マツピングフラグを１
にし、画像メモリ３ｏのブロックアドレスＲＭには画像
メモリ３０の最初のブロックアドレスを書込み、次いで
その１ワ一ド分のデータを画像メモリ３０のそのブロッ
クアドレスに書込む。

その１ワ一ド分のデータに続いて、仮想ページ６１から
連続して読出されるｌブロク２分のデータは、全て同一
の有効ブロックに含まれ、マツピングフラグＴを参照し
た場合、それが１であって、マツピング済みであること
を示すから、アドレス変換用メモリ４４ａに既に書込ま
れたブロックアドレスＲＭにそのデータを書込んでいく
。

尚、画像メモリ３０については、図示しないアドレスポ
インタが設けられ、１ワ一ド分のデータが書込まれる毎
にインクリメントされて書込みアドレスが制御されるも
のとする。

一方、画像メモリ３０の所定のブロックアドレスに仮想
ページ６１の所定の有効ブロックが書込まれると、アド
レス変換部４４の空きブロック指示用メモリ４４ｂには
、その画像メモリ３０の各ブロックアドレス毎に、どの
仮想ページのデータか格納されたかを識別するために、
ページ識別フラグが書込まれる。このページ識別フラグ
は、マツピングフラグと同様に、マツピングされていれ
ば１、マツピングされていなければゼロ、という内容の
ものである。従って、画像メモリ３０の各ブロックにつ
いて、ページ識別フラグが全てゼロの場合には、なにも
マツピングされていないブロックであることが分り、い
ずれかのページ識別フラグが１であれば既にマツピング
されたブロックであることか分る。新たに有効ブロック
を書込むブロックアドレスを割当てる場合、この空きブ
ロック指示用メモリ４４ｂを参照する。

この空きブロック指示用メモリ４４ｂを参照する際には
、画像メモリアドレス判定部４７において、先に説明し
た判定を行なう。

即ち、比較器４７ａは、メモリブロック割当て制御部４
２が出力した画像メモリブロックアドレスと、最大メモ
リ容量表示器４６ａから出力される画像メモリ３０の最
大アドレスとを比較し、例えば、画像メモリブロックア
ドレスのほうが大きい場合に、ハイレベルの信号をメモ
リブロック割当て制御部４２に出力する。メモリブロッ
ク割当て制御部４２は、この判定結果に従って、万一、
画像メモリ３０の実装容量以上の画像メモリブロックア
ドレスを発生した場合、画像メモリ３０のアクセス動作
を抑止する。

従って、画像メモリアドレス判定部が、画像メモリブロ
ックアドレスを正当なものと判定した場合、メモリブロ
ック割当て制御部４２は、通常の処理に従って、画像メ
モリ３０への有効ブロックの書込みあるいは読出しを実
行する。このようにすれば、メモリブロック割当て制御
部４２は、画像メモリ３０の容量を意識することなく、
画像メモリ３０へのアクセスか可能となる。

ユーザーは、印刷用データの用途や内容に応じて、印刷
速度の向上を図るべく、コスト上杵される範囲で、任意
の量だけ画像メモリ３０の実装容量を増加させることが
できる。この場合にも、メモリブロック割当て制御部４
２の動作プログラム自体は変更する必要がなく、単に最
大メモリ容量表示器４６ａの設定内容を変更すれば足り
る。如何なる範囲で経済的に印刷速度の向上が図れるか
、最大メモリ容量表示器４６ａの設定内容を種々変更し
て、実験的に求めることも可能である。

このようにして、第１図のアドレス発生部４３が１ペー
ジ分のアドレスをメモリブロック割り当て制御部４２に
供給すると、１ページ分の仮想ページの画像メモリ３０
へのデータ書込みが完了する。そして、続いて次の仮想
ページのデータの書込みが行なわれる。

これと並行して、既に書込まれたページの印刷を実行す
ることができる。この場合には、先ず、第１図のアドレ
ス発生部４３が仮想ページ６１のラスタ一方向にアドレ
スを発生させる。メモリブロック割り当て制御部４２は
、このアドレスを基にアドレス変換部４４のアドレス変
換用メモリ４４ａを参照する。

ここで、そのブロックアドレスに対応するマツピングフ
ラグＴが１であれば、それに対応する画像メモリ３０の
ブロックアドレスＲＭを参照して、画像メモリ３０から
その有効データを読出し、接続切り換え回路４５を介し
て印刷部５ｏに印刷用データを出力する。又、アドレス
変換用メモリ４４ａを参照し、そのマツピングフラグ丁
がゼロである場合には、メモリブロック割り当て制御部
４２か自ら空白データを生成し、これを接続切り換え回
路４５を介して印刷部５ｏに出方する。

このような動作を、Ｉブロック単位で順に実行すれば、
第１０図に示したように、仮想ページ６１上のイメージ
を印刷出力として再生することかできる。読出しが完了
すると、その仮想ページのマツピングフラグＴは全てゼ
ロクリアされ、次の仮想ページの書込みを可能にする。

上記のような印刷制御の場合にも、メモリブロック割当
て制御部４２が、画像メモリ３ｏの実装容量を越える画
像メモリブロックアドレスを発生しないよう、画像メモ
リアドレス判定部４７が、そのアクセス動作の当否を判
定する。具体的な動作は、画像メモリ３ｏへの書込み動
作と同様である。

本発明は以上の実施例に限定されない。

アドレス変換部４４は、上記のように有効ブロックの仮
想ページ６１中でのブロックアドレスと、有効ブロック
を書込んだ画像メモリ３０のアドレスとを対応付け、更
に、仮想ページ中で有効ブロックと空白ブロックとを識
別するマツピングフラグを設け、又、画像メモリに書込
まれた有効ブロックの属する仮想ページを識別するペー
ジ識別フラグを設ければよい。

従って、第１図に示したように、アドレス変換用メモリ
４４ａと空きブロック指示用メモリ４４ｂとを、必ずし
も別々に設ける必要はない。

第１２図には、アドレス変換部の変形例を示す。

このアドレス変換部は、仮想ページブロックアドレスに
対応して、ページ識別フラグＰ１゜Ｐ２．Ｐ３．Ｐ４と
、マツピングフラグＴと、画像メモリブロックアドレス
ＲＭとを格納するようにしている。

ここでは、例えば画像メモリに４ページ分（通常の画像
の場合、多くて４ページ程度が限度だから）の仮想ペー
ジが格納されるものとして、アドレス変換部を構成して
いる。即ち、ページ識別フラグはＰ１〜Ｐ４までの４ビ
ツト、これにマツピングフラグＴを１ビツトと残り１１
ビツトのブロックアドレスＲＭが用意されている。

このようなテーブルをアドレス変換部４４のメモリに格
納しておけば、第１図において説明した処理か実行され
る。

このようにテーブルデータを１つにまとめると、コント
ロール信号の簡素化を図り、又、メモリ容量も少量化で
きるので、この回路の高集積化（ＬＳＩ化）も可能にな
る。又、マツピングフラグＴをコード化すれば、４ペー
ジ分のマツピングフラグを２ビツトで表示することもで
きる。

又、仮想ページの内容が更に簡単な場合には、より多く
の仮想ページの書込みが１ページ分の画像メモリ３０に
対して可能となる。

第１３図は、このように多数の仮想ページを書込む場合
のアドレス変換部の変形例を示す。

アドレス変換部のデータ幅は、第１２図のものと同様１
６ビツトとし、ここではページ識別フラグＰ１〜Ｐｘを
必要なビット数取り、その次にマツピングフラグＴを１
ビット取って、ブロックアドレスＲＭを２つに分割し、
次の１６ビツトのデータを含めて１つのブロックアドレ
スを表示するようにしている。この場合、仮想ページブ
ロックアドレスは１つおきに設定されることはいうまで
もない。

このような方法によって、アドレス変換部４４自体の構
成を簡単にし、メモ１ノブロック割り当て制御部４２の
動作を簡潔にすることかできる。

また、上記実施例では、画像メモリ容量設定部４６の最
大メモリ容量表示器４６ａを、デイツプスイッチ等で構
成した例を示したが、例えば、上位装置から画像メモリ
３０の最大アドレスを転送し、これを格納するレジスタ
等によって構成されていても差し支えない。また、オペ
レータが、キーボード等により入力するデータを保持す
るレジスタ等から構成していても差し支えない。

画像メモリアドレス判定部４７は、比較器４７ａで構成
されるよう説明したが、これは論理回路等から成るハー
ドウェアによる比較器でもよく、又、プログラムによる
ソフトウェア的な比較器でもよい。そして、この画像メ
モリアドレス判定部４７は、メモリブロック割当て制御
部４２の中に内蔵されるようにしても差し支えない。

更に、印刷部の構成は電子写真のみならず、サーマルプ
リンタ方式、ワイヤドツト方式等いずれの方式のもので
もよい。又、印刷制御部は、同様の性能を持つ種々の回
路におきかえて差し支えない。

（発明の効果）以上説明した本発明の印刷装置によれば、比較的小容量
の例えば１ページ分程度の画像メモリを使用して、２ベ
一ジ分以上の印刷用データを格納し、待ち時間等を短縮
して高速で印刷処理が可能になる。又、メモリ容量の減
少により印刷装置の低価格化を実現することができる。

更に、メモリブロック割当て制御部の動作プログラム変
更等を伴なわず、画像メモリの容量を任意に増設するこ
とができるため、印刷状況や用途に応じて、印刷速度の
高速化のための最適のメモリ増設をユーザーレヘルても
行なうことか可能になる。これによって、装置の汎用性
を向上させ、用途に応じた有効利用を図ることができる
。

【図面の簡単な説明】

第１図は本発明の印刷装置の実施例を示すブロック図、
第２図は従来の印刷装置のブロック図、第３図は従来の
画像メモリからの印刷出力の読出し制御を説明する概念
図、第４図は従来の画像メモリからの印刷出力の読出し
動作の具体例を説明する説明図、第５図はそのプリント
エンジンの動作説明図、第６図は従来の画像メモリの書
込み読出しタイミングを説明するタイムチャート、第７
図は従来の画像メモリの書込み動作を説明するタイムチ
ャート、第８図は望ましい画像メモリの書込み動作を説
明するタイムチャート、第９図は従来装置の一例を示す
ブロック図、第１０図は第９図の装置の動作説明図、第
１１図は本発明の装置のアドレス変換部の詳細な説明図
、第１２図及び第１３図は本発明の装置のアドレス変換
部変形例説明図である。３０・・・画像メモリ、４０・・・印刷制御部、４１・
・・ブロック判定部、４２・・・メモリブロック割り当て制御部、４３・・・
アドレス発生部、４４・・・アドレス変換部、４４ａ・
・・アドレス変換用メモリ、４４ｂ・・・空きブロック指示用メモリ、４５・・・接
続切換回路、４６・・・画像メモリ容量設定部、４６ａ・・・最大メモリ容量表示器、４７・・・画像メモリアドレス判定部、４７ａ・・・比
較器、５０・・・印刷部、６０・・・印刷用データ、６
１・・・仮想ページ、６２・・・ブロック、Ｔ・・・マ
ツピングフラグ、ＲＭ・・・画像メモリブロックアドレ
ス、ＰＩ、Ｐ２・・Ｐｘ・・・ページ識別フラグ。特許出願人　沖電気工業株式会社＼３じノ

Claims

【特許請求の範囲】印刷用データを格納する画像メモリと、この画像メモリに印刷用データを書込む印刷制御部と、前記画像メモリから印刷用データを読出しながら印刷を
行なう印刷部とを有し、前記印刷制御部は、印刷出力に対応させて仮想的に設定された１ページ分の
画像から成る仮想ページを、複数のブロックに分割して
、その各ブロック毎に、それが空白データのみから成る
空白ブロックか、有効データを含む有効ブロックかを判
定するブロック判定部と、前記ブロック判定部の判定結果に基づいて、前記有効ブ
ロックのみを選択して、そのブロック単位で新たなブロ
ックアドレスを割当てて、前記画像メモリにデータの書
込みを行なうメモリブロック割当て制御部と、前記有効ブロックの前記仮想ページ中でのブロックアド
レスと、前記有効ブロックを書込んだ前記画像メモリの
ブロックアドレスとを対応付け、かつ、前記仮想ページ
中で、前記有効ブロックと前記空白ブロックとを識別す
るマッピングフラグと、前記画像メモリに書込まれた有
効ブロックの属する仮想ページを識別するページ識別フ
ラグとを格納したアドレス変換部と、前記画像メモリの実装容量に従って、最大メモリ容量を
設定して表示する画像メモリ容量設定部と、前記メモリブロック割当て制御部が前記画像メモリにア
クセス動作を行なう際、前記最大メモリ容量を参照して
、アクセス動作の当否を判定し、判定結果を前記メモリ
ブロック割当て制御部に通知する画像メモリアドレス判
定部とを設けたことを特徴とする印刷装置。