JPH04338833A - ファジー推論装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数のファジー推論器を
用いてファジー演算を実行するようにしたファジー推論
装置に関するものである。

【０００２】

【従来の技術】従来ファジー推論器を内蔵したファジー
センサコントローラ等では例えば図５に示すように、複
数のセンサのオンオフ入力やアナログ入力を与えるセン
サからの信号が入力インターフェース（Ｉ／Ｆ）２を介
して信号処理部３に与えられる。信号処理部３はマイク
ロコンピュータによって実現されており、その内部には
内部メモリ３ａが設けられる。信号処理部３にはプログ
ラムモード及び動作モードを設定する動作モード設定部
４が接続されている。又通信インターフェース５を介し
て上位のコンピュータ６、例えばパーソナルコンピュー
タが接続される。信号処理部３には外部メモリとしてメ
ンバーシップ関数やファジールール等を記憶するための
プログラムメモリ７が接続されており、このメモリのデ
ータに基づいてファジー推論を行うためのファジー推論
器８が接続される。ファジー推論器８内にはメンバーシ
ップ関数やファジールール（以下これらを知識データと
いう）を記憶するためのメモリ８ａが保持されている。 ファジー推論器８は知識データとファジールールに従っ
てファジー推論を実行するためのデジタルファジー素子
である。又信号処理部３には出力インターフェース９を
介してオンオフ制御出力やアナログ制御出力が出力され
る。

【０００３】このような従来のファジーセンサコントロ
ーラにおいては、プログラムモードで上位コンピュータ
６から前件部及び後件部のメンバーシップ関数のデータ
とファジールールが与えられる。信号処理部３はこのデ
ータを一旦プログラムメモリ７に書込んでプログラムモ
ードを終える。そして動作モードとなればプログラムメ
モリ７に保持されているメンバーシップ関数及びファジ
ールールのデータをファジー推論器８のメモリ８ａに転
送した後、入力インターフェース２を介して得られるセ
ンサからの入力データを読込み、そのデータに基づいて
ファジー推論を行って制御信号を出力インターフェース
９より出力している。

【０００４】

【発明が解決しようとする課題】しかしながらこのよう
な従来のファジーセンサコントローラでは、制御実行中
に何らかの原因で知識データが異常になった場合には、
誤った知識データのままでファジー推論が実行されてし
まうという欠点あった。

【０００５】本発明はこのような従来のファジー推論装
置の問題点に鑑みてなされたものであって、専用のチェ
ック用プログラムを用いることなく知識データのチェッ
クを行えるようにすることを技術的課題とする。

【０００６】

【課題を解決するための手段】本発明は入力に応じたフ
ァジー推論を行い推論結果を出力するファジー推論装置
であって、メンバーシップ関数及びファジールールを複
数の領域に記憶するプログラムメモリと、動作開始時に
プログラムメモリの夫々の領域のメンバーシップ関数及
びファジールールが夫々転送され、与えられた特徴デー
タに基づいてファジー推論を行う複数のファジー推論器
と、入力信号を特徴データとして所定のタイミングで各
ファジー推論器に与える特徴データ転送手段と、各ファ
ジー推論器より得られる推論結果の一致に基づいてメン
バーシップ関数及びファジールールの変化を判別する知
識データ判別手段と、を具備することを特徴とするもの
である。

【０００７】

【作用】このような特徴を有する本発明によれば、ファ
ジー推論の開始前にあらかじめプログラムメモリの複数
の領域にメンバーシップ関数とファジールールを記憶さ
せておき、動作の開始時にファジー推論を開始する前に
、夫々の領域の知識データを複数のファジー推論器に与
えている。ファジー推論中は特徴データ転送手段から与
えられた特徴データによって各ファジー推論器にファジ
ー推論を実行させる。こうして得られたファジー推論結
果の一致を知識データ判別手段によって判別することに
よって、プログラムメモリに保持されている知識データ
の異常を判別できるようにしている。

【０００８】

【実施例】図１は本発明の一実施例によるファジー推論
装置１１の全体構成を示すブロック図であり、前述した
従来例と同一部分は同一符号を付して詳細な説明を省略
する。本実施例においてもオンオフ型のセンサやアナロ
グセンサからの入力が入力部である入力インターフェー
ス２を介して信号処理部１２に与えられる。信号処理部
１２はマイクロコンピュータによって実現されており、
内部メモリ１３に加えて上位コンピュータより得られた
ファジー推論の知識データをプログラムメモリの複数の
領域に書込む知識データ書込手段１４、入力インターフ
ェース２からの所定周期毎の信号を特徴データとしてフ
ァジー推論器に転送する特徴データ転送手段１５、及び
知識データ判別手段１６が設けられる。本実施例では信
号処理部１２には従来例と同様の第１，第２の２つのフ
ァジー推論器１７，１８が接続される。又信号処理部１
２には出力部として出力インターフェース９が接続され
、オンオフ信号又はアナログ制御信号を外部に出力して
いる。その他の構成は前述した従来例と同様であり、信
号処理部３には動作モードを設定する動作モード設定部
４及び知識データを保持するプログラムメモリ７が接続
されている。

【０００９】次に図２は本実施例のプログラムメモリ７
の記憶内容を示すメモリマップである。本図に示すよう
にプログラムメモリ７は「ＶＶＶＶ」番地から「ＷＷＷ
Ｗ−１」番地までの前件部及び後件部のファジー推論の
ためのメンバーシップ関数データが保持され、「ＷＷＷ
Ｗ」から「ＸＸＸＸ−１」番地まで複数のファジー推論
ルールデータが保持される。又「ＸＸＸＸ」番地から「
ＹＹＹＹ−１」番地まで同一のファジー推論のメンバー
シップ関数データが保持され、「ＹＹＹＹ」から「ＺＺ
ＺＺ」番地まで同一のファジー推論ルールデータが保持
される領域が設けられている。

【００１０】次に本実施例の動作について図３，図４の
フローチャートを用いて説明する。動作を開始するとま
ず図３のステップ２１において初期化処理を行い、ステ
ップ２２に進んでプログラムモードかどうかをチェック
する。動作モード設定部４よりプログラムモードが設定
されている場合には、ステップ２３において上位コンピ
ュータ６よりプログラムの書込コマンドを待受ける。プ
ログラムの書込コマンドが得られればステップ２４に進
んで通信エラーの有無をチェックし、書込コマンドに続
けて与えられたファジー推論の前件部のメンバーシップ
関数（ＭＳＦ）及び後件部のメンバーシップ関数データ
と、ファジールールデータをプログラムメモリ７に書込
む。 このとき図２に示すように同一のデータをプログラムメ
モリの複数の領域に書込むものとする。こうしてステッ
プ２６においてレスポンスを生成してステップ２２に戻
る。 又ステップ２４において通信エラーがあれば通信エラー
処理を行って（ステップ２７）　処理を終える。

【００１１】こうしてプログラムモードにおいてプログ
ラムメモリ７に知識データが書込まれた後、動作モード
設定部４によって動作モードをランモードとすればステ
ップ２２より図４のステップ３１に進んで、モードの変
更を終えた直後かどうかをチェックする。モード変更直
後であれば、ステップ３２においてプログラムメモリ７
に保持されている知識データのうち図２に示すように、
「ＶＶＶＶ」から「ＸＸＸＸ−１」までのメンバーシッ
プ関数とファジールールデータを第１のファジー推論器
１７に転送する。又ステップ３３においてプログラムメ
モリ７の「ＸＸＸＸ」から「ＺＺＺＺ」までのメンバー
シップ関数とファジールールデータを、第２のファジー
推論器１８に転送する。そしてステップ３４に進んでセ
ンサからの入力を読込む。センサ入力の読込みが完了す
れば、ルーチン３５に進んで読込まれたセンサ入力から
特徴データの演算・生成を行う。そしてステップ３６に
進み特徴データを第１，第２のファジー推論器１７，１
８に転送する。 そしてステップ３７，　３８に進んで推論を実行させ推
論の完了を待受ける。

【００１２】ファジー推論器１７，１８はデジタル型の
ファジー推論器とすれば、与えられた知識データと特徴
データが一致しているため同一のファジー推論結果が得
られる。従って双方のファジー推論器の推論が完了すれ
ば、ステップ３９に進んで同一のファジー推論結果が得
られたかどうかをチェックし、同一の場合にはステップ
４０において制御信号を出力してステップ２２に戻る。 又この推論結果が同一でなければステップ４１に進んで
エラー処理を行う。ここで信号処理部１２はステップ２
３〜２５において上位コンピュータからの書込コマンド
に応じてメンバーシップ関数とファジールールとをプロ
グラムメモリの複数の領域に書込む知識データ書込手段
１４の機能を達成している。又信号処理部１２はステッ
プ３４〜３８においてセンサ入力を読込んで特徴データ
を生成しファジー推論器１７，１８に転送する特徴デー
タ転送手段１５の機能を達成しており、ステップ３９，
　４１は得られた推論結果の一致・不一致によって知識
データをチェックする知識データ判別手段１６の機能を
達成している。

【００１３】尚本実施例は２つのファジー推論器を用い
て同一のファジー推論を実行するようにしているが、更
に多数のファジー推論器を用いてその結果の一致を判別
するようにしてもよいことはいうまでもない。又ファジ
ー推論器としてアナログ型のファジー推論器を用いてい
る場合には、ファジー推論結果は完全には一致しないの
で、所定の範囲で一致する場合に知識データが誤りがな
いものとして処理するものとする。

【００１４】

【発明の効果】以上詳細に説明したように本発明によれ
ば、ファジー推論毎にプログラムメモリの知識データの
異常を判別するようにしているため、容易に知識データ
のチェックを行うことができる。従って異常の発見が容
易であり、信頼性が高いファジー推論を実現することが
可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例によるファジー推論装置の構
成を示すブロック図である。

【図２】本実施例のプログラムメモリの内容を示すメモ
リマップである。

【図３】本実施例の動作を示すフローチャート（その１
）である。

【図４】本実施例の動作を示すフローチャート（その２
）である。

【図５】従来のファジー推論装置の構成を示すブロック
図である。

【符号の説明】

２　　入力インターフェース ４　　動作モード設定部 ５　　通信インターフェース ７　　プログラムメモリ ８　　ファジー推論器 ８ａ　　メモリ ９　　出力インターフェース １１　　ファジー推論装置 １２　　信号処理部 １３　　内部メモリ １４　　知識データ書込手段 １５　　特徴データ転送手段 １６　　知識データ判別手段 １７　　第１のファジー推論器 １８　　第２のファジー推論器

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力に応じたファジー推論を行い推論
   結果を出力するファジー推論装置であって、メンバーシ
   ップ関数及びファジールールを複数の領域に記憶するプ
   ログラムメモリと、動作開始時に前記プログラムメモリ
   の夫々の領域のメンバーシップ関数及びファジールール
   が夫々転送され、与えられた特徴データに基づいてファ
   ジー推論を行う複数のファジー推論器と、前記入力信号
   を特徴データとして所定のタイミングで前記各ファジー
   推論器に与える特徴データ転送手段と、前記各ファジー
   推論器より得られる推論結果の一致に基づいてメンバー
   シップ関数及びファジールールの変化を判別する知識デ
   ータ判別手段と、を具備することを特徴とするファジー
   推論装置。