JPH04339281A - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JPH04339281A JPH04339281A JP3110483A JP11048391A JPH04339281A JP H04339281 A JPH04339281 A JP H04339281A JP 3110483 A JP3110483 A JP 3110483A JP 11048391 A JP11048391 A JP 11048391A JP H04339281 A JPH04339281 A JP H04339281A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- driver
- test
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、１つのドライバの出
力で複数の被試験ＩＣ素子の入出力ピンを駆動し、これ
ら入出力ピンからの各出力を各別のコンパレータに取込
んで試験を行うＩＣ試験装置に関する。
力で複数の被試験ＩＣ素子の入出力ピンを駆動し、これ
ら入出力ピンからの各出力を各別のコンパレータに取込
んで試験を行うＩＣ試験装置に関する。
【０００２】
【従来の技術】規模の大きなＩＣ素子を試験する場合、
一連の試験に長い時間がかかる。このため効率的に試験
を行う点から複数の被試験ＩＣ素子を同時に試験するこ
とが考えられる。例えばメモリＩＣ素子の入力専用ピン
について１ボード上の１２８個のメモリＩＣ素子の各１
つの入力ピンに１つのドライバで同時に駆動することが
考えられる。このようにして試験を行えば一連の試験で
１２８個の素子を同時に試験することができるから、等
価的に試験時間が１２８分の１になったことになる。
一連の試験に長い時間がかかる。このため効率的に試験
を行う点から複数の被試験ＩＣ素子を同時に試験するこ
とが考えられる。例えばメモリＩＣ素子の入力専用ピン
について１ボード上の１２８個のメモリＩＣ素子の各１
つの入力ピンに１つのドライバで同時に駆動することが
考えられる。このようにして試験を行えば一連の試験で
１２８個の素子を同時に試験することができるから、等
価的に試験時間が１２８分の１になったことになる。
【０００３】しかし入出力ピンをもつＩＣ素子について
は、例えば図２Ａに示すように、１つのドライバ１１に
より複数の被試験ＩＣ素子１２１ 〜１２ｎ の各対応
する入出力ピンに試験パターンデータを入力し、またそ
の入出力ピンに得られた出力を各被試験ＩＣ素子１２１
〜１２ｎごとにコンパレータ１３１ 〜１３ｎ で取
込もうとしても、被試験ＩＣ素子１２１ 〜１２ｎ の
その入出力ピンが互いに短絡されているため、各被試験
ＩＣ素子１２１ 〜１２ｎ の各出力を各別に判定する
ことができない。
は、例えば図２Ａに示すように、１つのドライバ１１に
より複数の被試験ＩＣ素子１２１ 〜１２ｎ の各対応
する入出力ピンに試験パターンデータを入力し、またそ
の入出力ピンに得られた出力を各被試験ＩＣ素子１２１
〜１２ｎごとにコンパレータ１３１ 〜１３ｎ で取
込もうとしても、被試験ＩＣ素子１２１ 〜１２ｎ の
その入出力ピンが互いに短絡されているため、各被試験
ＩＣ素子１２１ 〜１２ｎ の各出力を各別に判定する
ことができない。
【０００４】このため従来においては被試験ＩＣ素子１
２１ 〜１２ｎ の各素子ごとに各別のドライバとコン
パレータとの組みを設け、同一ピンについては同一の試
験パターン信号を同時に与えて、これら複数のＩＣ素子
１２１ 〜１２ｎ を同時に試験していた。あるいは図
２Ｂに示すように複数の被試験ＩＣ素子１２１ 〜１２
ｎ の対応する入出力ピンに共通のドライバ１１の出力
側と共通のコンパレータ１３の入力側とを接続し、被試
験ＩＣ素子１２１ 〜１２ｎ のチップセレクト端子を
ドライバ１４１ 〜１４ｎ で各別に制御し、被試験Ｉ
Ｃ素子１２１ 〜１２ｎ を１つずつ順次イネーブルに
して１個ずつ試験している。
２１ 〜１２ｎ の各素子ごとに各別のドライバとコン
パレータとの組みを設け、同一ピンについては同一の試
験パターン信号を同時に与えて、これら複数のＩＣ素子
１２１ 〜１２ｎ を同時に試験していた。あるいは図
２Ｂに示すように複数の被試験ＩＣ素子１２１ 〜１２
ｎ の対応する入出力ピンに共通のドライバ１１の出力
側と共通のコンパレータ１３の入力側とを接続し、被試
験ＩＣ素子１２１ 〜１２ｎ のチップセレクト端子を
ドライバ１４１ 〜１４ｎ で各別に制御し、被試験Ｉ
Ｃ素子１２１ 〜１２ｎ を１つずつ順次イネーブルに
して１個ずつ試験している。
【０００５】
【発明が解決しようとする課題】各被試験ＩＣ素子の１
つの入出力ピンに各別のドライバ及びコンパレータの組
を接続する場合は、同時に試験する被試験ＩＣ素子の数
を例えば１２８個とすれば、１個ずつの試験と比較して
試験時間は１２８分の１に短縮されるが、被試験ＩＣ素
子が４Ｍ×４のメモリの場合、５１２個のドライバが必
要となり、ハードウエア規模が著しく大きくなる問題が
あった。一方図２Ｂに示す構成では試験時間の短縮には
ならない。
つの入出力ピンに各別のドライバ及びコンパレータの組
を接続する場合は、同時に試験する被試験ＩＣ素子の数
を例えば１２８個とすれば、１個ずつの試験と比較して
試験時間は１２８分の１に短縮されるが、被試験ＩＣ素
子が４Ｍ×４のメモリの場合、５１２個のドライバが必
要となり、ハードウエア規模が著しく大きくなる問題が
あった。一方図２Ｂに示す構成では試験時間の短縮には
ならない。
【０００６】
【課題を解決するための手段】この発明によれば１つの
ドライバの出力側が複数の被試験ＩＣ素子の対応する入
出力ピンにそれぞれ各別の負荷を通じて接続される。そ
のドライバには試験パターンデータと、入力か出力かを
決める入出力決定データとが入力され、被試験ＩＣ素子
に対する入力時、つまり入出力決定データが入力を示す
状態で、試験パターンデータに応じた２つのレベルの何
れかを出力し、被試験ＩＣ素子から出力される時、つま
り入出力決定データが出力を示す状態で前記２つのレベ
ルの中間の第３レベルを出力する。上記負荷は被試験Ｉ
Ｃ素子に対し負荷として作用するものである。また被試
験ＩＣ素子のその入出力ピンには各別のコンパレータの
入力側が接続され、各出力を各別に取込むことができる
ようにされる。
ドライバの出力側が複数の被試験ＩＣ素子の対応する入
出力ピンにそれぞれ各別の負荷を通じて接続される。そ
のドライバには試験パターンデータと、入力か出力かを
決める入出力決定データとが入力され、被試験ＩＣ素子
に対する入力時、つまり入出力決定データが入力を示す
状態で、試験パターンデータに応じた２つのレベルの何
れかを出力し、被試験ＩＣ素子から出力される時、つま
り入出力決定データが出力を示す状態で前記２つのレベ
ルの中間の第３レベルを出力する。上記負荷は被試験Ｉ
Ｃ素子に対し負荷として作用するものである。また被試
験ＩＣ素子のその入出力ピンには各別のコンパレータの
入力側が接続され、各出力を各別に取込むことができる
ようにされる。
【０００７】
【実施例】図１Ａにこの発明の実施例の要部を示す。ド
ライバ２１の出力側が、この発明では負荷２２１ 〜２
２ｎ をそれぞれ通じて複数の被試験ＩＣ素子１２１
〜１２ｎ の対応する入出力ピンに接続される。これら
被試験ＩＣ素子１２１ 〜１２ｎ の入出力ピンはそれ
ぞれ各別のコンパレータ１３１ 〜１３ｎ の入力側に
接続される。
ライバ２１の出力側が、この発明では負荷２２１ 〜２
２ｎ をそれぞれ通じて複数の被試験ＩＣ素子１２１
〜１２ｎ の対応する入出力ピンに接続される。これら
被試験ＩＣ素子１２１ 〜１２ｎ の入出力ピンはそれ
ぞれ各別のコンパレータ１３１ 〜１３ｎ の入力側に
接続される。
【０００８】ドライバ２１は３値ドライバであって、電
源電圧として高レベル電圧ＶＨと、低レベル電圧ＶＬと
、第３レベルＶＴとが与えられている。またこのドライ
バ２１の入力として試験パターンデータＰＡＴの他に、
入力か出力かを決める入出力決定データＩＯＤが入力さ
れる。入出力決定データＩＯＤが入力を示す状態ではド
ライバ２１は試験パターンデータＰＡＴが“１”で高レ
ベルＶＨを出力し、データＰＡＴが“０”で低レベルＶ
Ｌを出力する。入出力決定データＩＯＤが出力を示す状
態ではドライバ２１は第３レベルＶＴを出力する。 負荷２２１ 〜２２ｎ は被試験ＩＣ素子１２１ 〜１
２ｎ の各負荷として作用するものである。
源電圧として高レベル電圧ＶＨと、低レベル電圧ＶＬと
、第３レベルＶＴとが与えられている。またこのドライ
バ２１の入力として試験パターンデータＰＡＴの他に、
入力か出力かを決める入出力決定データＩＯＤが入力さ
れる。入出力決定データＩＯＤが入力を示す状態ではド
ライバ２１は試験パターンデータＰＡＴが“１”で高レ
ベルＶＨを出力し、データＰＡＴが“０”で低レベルＶ
Ｌを出力する。入出力決定データＩＯＤが出力を示す状
態ではドライバ２１は第３レベルＶＴを出力する。 負荷２２１ 〜２２ｎ は被試験ＩＣ素子１２１ 〜１
２ｎ の各負荷として作用するものである。
【０００９】被試験ＩＣ素子１２の出力電圧、出力電流
が決まると、負荷２２の抵抗値と第３レベル電圧ＶＴと
が決まる。つまり被試験ＩＣ素子１２の高レベル電流Ｉ
Ｈと低レベル電流ＩＬの規格から第３レベルＶＴと、負
荷２２の抵抗値ＲＬとが決められる。例えばＶＨ＝２．
４Ｖ、ＩＨ＝−５ｍＡ、ＶＬ＝０．４Ｖ、ＩＬ＝４．２
ｍＡとすると、出力が高レベルＶＨでＩＨが流れる条件
ＶＴ＝２．４Ｖ−ＲＬ×５ｍＡと、出力が低レベルＶＬ
でＩＬが流れる条件ＶＴ＝０．４Ｖ＋ＲＬ×４．２ｍＡ
とからＶＴ＝１．３１５Ｖ、ＲＬ＝２１７Ωとなる。こ
のドライバ２１の出力の状態の例を図１Ｂに示す。
が決まると、負荷２２の抵抗値と第３レベル電圧ＶＴと
が決まる。つまり被試験ＩＣ素子１２の高レベル電流Ｉ
Ｈと低レベル電流ＩＬの規格から第３レベルＶＴと、負
荷２２の抵抗値ＲＬとが決められる。例えばＶＨ＝２．
４Ｖ、ＩＨ＝−５ｍＡ、ＶＬ＝０．４Ｖ、ＩＬ＝４．２
ｍＡとすると、出力が高レベルＶＨでＩＨが流れる条件
ＶＴ＝２．４Ｖ−ＲＬ×５ｍＡと、出力が低レベルＶＬ
でＩＬが流れる条件ＶＴ＝０．４Ｖ＋ＲＬ×４．２ｍＡ
とからＶＴ＝１．３１５Ｖ、ＲＬ＝２１７Ωとなる。こ
のドライバ２１の出力の状態の例を図１Ｂに示す。
【００１０】この構成によれば、被試験ＩＣ素子１２１
〜１２ｎに対し、共通のドライバ２１により試験パタ
ーンデータを入力することができ、その入出力ピンから
の出力の取込み時には、ドライバ２１の出力が第３レベ
ルＶＴとなり、被試験ＩＣ素子１２１ 〜１２ｎ の入
出力ピンが負荷２２１ 〜２２ｎ をそれぞれ通じて第
３レベルＶＴ電位点となり、各負荷２２１ 〜２２ｎ
にそれぞれ、素子１２１ 〜１２ｎ に規定された電流
が流れる構成となるため、ＩＣ素子１２１ 〜１２ｎ
のこの入出力ピンのレベルをそれぞれコンパレータ１３
１ 〜１３ｎ で各別に取込んで試験することができる
。
〜１２ｎに対し、共通のドライバ２１により試験パタ
ーンデータを入力することができ、その入出力ピンから
の出力の取込み時には、ドライバ２１の出力が第３レベ
ルＶＴとなり、被試験ＩＣ素子１２１ 〜１２ｎ の入
出力ピンが負荷２２１ 〜２２ｎ をそれぞれ通じて第
３レベルＶＴ電位点となり、各負荷２２１ 〜２２ｎ
にそれぞれ、素子１２１ 〜１２ｎ に規定された電流
が流れる構成となるため、ＩＣ素子１２１ 〜１２ｎ
のこの入出力ピンのレベルをそれぞれコンパレータ１３
１ 〜１３ｎ で各別に取込んで試験することができる
。
【００１１】
【発明の効果】以上述べたようにこの発明によればドラ
イバから各別の負荷を通じて複数の被試験ＩＣ素子の入
出力ピンに試験パターンデータを同時に印加し、その入
出力ピンからの出力を取込む際はドライバ２１の出力が
第３レベルＶＴとなり、ＩＣ素子の出力に応じて各負荷
２２に規定の電流が流れるようになり、被試験ＩＣ素子
１２１ 〜１２ｎ の出力を各別に取込むことができる
。このため各被試験ＩＣ素子ごとに各別にドライバを設
ける必要がなく、例えば１２８個の被試験ＩＣ素子の１
つの入出力ピンに対し、１つのドライバで共通に駆動で
き、ハードウエアの規模をそれ程大きくすることなく、
複数のＩＣ素子を同時に試験することができ、１個ずつ
試験する場合と比較して試験時間を短縮することができ
る。
イバから各別の負荷を通じて複数の被試験ＩＣ素子の入
出力ピンに試験パターンデータを同時に印加し、その入
出力ピンからの出力を取込む際はドライバ２１の出力が
第３レベルＶＴとなり、ＩＣ素子の出力に応じて各負荷
２２に規定の電流が流れるようになり、被試験ＩＣ素子
１２１ 〜１２ｎ の出力を各別に取込むことができる
。このため各被試験ＩＣ素子ごとに各別にドライバを設
ける必要がなく、例えば１２８個の被試験ＩＣ素子の１
つの入出力ピンに対し、１つのドライバで共通に駆動で
き、ハードウエアの規模をそれ程大きくすることなく、
複数のＩＣ素子を同時に試験することができ、１個ずつ
試験する場合と比較して試験時間を短縮することができ
る。
【図１】Ａはこの発明の実施例の要部を示すブロック図
、Ｂはドライバ２１の出力状態の例を示す図である。
、Ｂはドライバ２１の出力状態の例を示す図である。
【図２】Ａは入出力ピンをもつ被試験ＩＣ素子を複数同
時に、直接駆動では同時試験ができないことを示すブロ
ック図、Ｂはドライバ及びコンパレータを複数の被試験
ＩＣ素子に共通に使用する従来技術を示すブロック図で
ある。
時に、直接駆動では同時試験ができないことを示すブロ
ック図、Ｂはドライバ及びコンパレータを複数の被試験
ＩＣ素子に共通に使用する従来技術を示すブロック図で
ある。
Claims (1)
- 【請求項１】 １つのドライバの出力で複数の被試験
ＩＣ素子の入出力ピンを駆動し、これら入出力ピンから
の各出力を各別のコンパレータに取込んで試験を行うＩ
Ｃ試験装置において、試験パターンデータと、入力か出
力かを決める入出力決定データとが与えられ、その入出
力決定データが入力を示す状態で上記試験パターンデー
タに応じた２つのレベルの何れかを出力し、上記入出力
決定データが出力を示す状態で第３レベルを出力する上
記ドライバと、そのドライバの出力側と複数の被試験Ｉ
Ｃ素子の対応する入出力ピンとの間にそれぞれ接続され
、これら被試験ＩＣ素子に対する負荷と、上記複数の被
試験ＩＣ素子の上記入出力ピンにそれぞれ接続された複
数の上記コンパレータと、を具備することを特徴とする
ＩＣ試験装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110483A JP2956913B2 (ja) | 1991-05-15 | 1991-05-15 | Ｉｃ試験装置 |
| US07/881,668 US5241264A (en) | 1991-05-15 | 1992-05-12 | IC test apparatus |
| KR1019920008060A KR960003363B1 (ko) | 1991-05-15 | 1992-05-13 | Ic 시험장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110483A JP2956913B2 (ja) | 1991-05-15 | 1991-05-15 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04339281A true JPH04339281A (ja) | 1992-11-26 |
| JP2956913B2 JP2956913B2 (ja) | 1999-10-04 |
Family
ID=14536876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3110483A Expired - Fee Related JP2956913B2 (ja) | 1991-05-15 | 1991-05-15 | Ｉｃ試験装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5241264A (ja) |
| JP (1) | JP2956913B2 (ja) |
| KR (1) | KR960003363B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801050B2 (en) | 2001-05-21 | 2004-10-05 | Hitachi, Ltd. | Driver circuit integrated with load current output circuit, pin electronics and IC tester having thereof |
| US8731417B2 (en) | 2011-03-10 | 2014-05-20 | Ricoh Company, Limited | Image forming apparatus with temperature dependent control unit |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19616627A1 (de) * | 1996-04-26 | 1997-11-06 | Dynamit Nobel Ag | Anzündmischungen |
| JP3672136B2 (ja) * | 1996-10-04 | 2005-07-13 | 株式会社アドバンテスト | Ｉｃ試験装置 |
| US6292415B1 (en) | 1999-09-28 | 2001-09-18 | Aehr Test Systems, Inc. | Enhancements in testing devices on burn-in boards |
| US6724210B2 (en) * | 2001-08-22 | 2004-04-20 | International Business Machines Corporation | Method and apparatus for reduced pin count package connection verification |
| US10132860B2 (en) | 2016-10-28 | 2018-11-20 | Nxp Usa, Inc. | Systems and methods for testing package assemblies |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4236246A (en) * | 1978-11-03 | 1980-11-25 | Genrad, Inc. | Method of and apparatus for testing electronic circuit assemblies and the like |
| US4348759A (en) * | 1979-12-17 | 1982-09-07 | International Business Machines Corporation | Automatic testing of complex semiconductor components with test equipment having less channels than those required by the component under test |
| JPS5873881A (ja) * | 1981-10-29 | 1983-05-04 | Advantest Corp | Ｉｃテスタ |
| JPS58158566A (ja) * | 1982-03-17 | 1983-09-20 | Hitachi Ltd | 検査装置 |
| US4571724A (en) * | 1983-03-23 | 1986-02-18 | Data I/O Corporation | System for testing digital logic devices |
| US4637020A (en) * | 1983-08-01 | 1987-01-13 | Fairchild Semiconductor Corporation | Method and apparatus for monitoring automated testing of electronic circuits |
| JPH0743413B2 (ja) * | 1984-05-09 | 1995-05-15 | 三菱電機株式会社 | 半導体試験装置 |
| US4743842A (en) * | 1987-03-11 | 1988-05-10 | Grumman Aerospace Corporation | Tri-state circuit tester |
| US4814638A (en) * | 1987-06-08 | 1989-03-21 | Grumman Aerospace Corporation | High speed digital driver with selectable level shifter |
| US4908576A (en) * | 1987-09-08 | 1990-03-13 | Jackson Daniel K | System for printed circuit board testing |
| US5101153A (en) * | 1991-01-09 | 1992-03-31 | National Semiconductor Corporation | Pin electronics test circuit for IC device testing |
-
1991
- 1991-05-15 JP JP3110483A patent/JP2956913B2/ja not_active Expired - Fee Related
-
1992
- 1992-05-12 US US07/881,668 patent/US5241264A/en not_active Expired - Lifetime
- 1992-05-13 KR KR1019920008060A patent/KR960003363B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801050B2 (en) | 2001-05-21 | 2004-10-05 | Hitachi, Ltd. | Driver circuit integrated with load current output circuit, pin electronics and IC tester having thereof |
| US8731417B2 (en) | 2011-03-10 | 2014-05-20 | Ricoh Company, Limited | Image forming apparatus with temperature dependent control unit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920021995A (ko) | 1992-12-19 |
| US5241264A (en) | 1993-08-31 |
| KR960003363B1 (ko) | 1996-03-09 |
| JP2956913B2 (ja) | 1999-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5416409A (en) | Apparatus and method for testing circuit board interconnect integrity | |
| US6940271B2 (en) | Pin electronics interface circuit | |
| US7019547B2 (en) | Pin driver for AC and DC semiconductor device testing | |
| US7159159B2 (en) | Circuit and method for adding parametric test capability to digital boundary scan | |
| JPH09218245A (ja) | 改良型ｍｄａテスタで使用するためのハイブリッドスキャナ | |
| JPH03274478A (ja) | テスト装置及び方法 | |
| JPH04339281A (ja) | Ｉｃ試験装置 | |
| KR960011256B1 (ko) | 반도체 집적회로장치 및 그 기능시험방법 | |
| JP2020128977A (ja) | 電子デバイスを自動テストするための装置及び方法 | |
| US5198757A (en) | Method and apparatus for testing semiconductor integrated circuit | |
| JPWO2005091265A1 (ja) | 有機ｅｌパネルの駆動回路、有機ｅｌ表示装置および有機ｅｌパネル駆動回路の検査装置 | |
| JPH05209936A (ja) | 直流レベル発生装置 | |
| JP2953633B2 (ja) | 論理ｉｃ試験機用テストベクタ発生器 | |
| JP2765508B2 (ja) | 半導体集積回路およびその試験方法 | |
| JPH03255377A (ja) | 集積回路の試験装置 | |
| JP2007187489A (ja) | 半導体集積回路 | |
| JP3586972B2 (ja) | 半導体集積回路及びそのテスト方法 | |
| JP3106486B2 (ja) | 半導体集積回路の測定装置 | |
| US7383477B2 (en) | Interface circuit for using a low voltage logic tester to test a high voltage IC | |
| JP3057847B2 (ja) | 半導体集積回路 | |
| JP2612213B2 (ja) | Ｉｃ試験装置 | |
| JPH03191884A (ja) | 集積回路 | |
| JPS614237A (ja) | 半導体集積回路 | |
| JP3173233B2 (ja) | Ｉｃ検査装置 | |
| JPH04109380U (ja) | Ｉｃ試験装置のタイミングコンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990629 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |