JPH04340735A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04340735A JPH04340735A JP11271191A JP11271191A JPH04340735A JP H04340735 A JPH04340735 A JP H04340735A JP 11271191 A JP11271191 A JP 11271191A JP 11271191 A JP11271191 A JP 11271191A JP H04340735 A JPH04340735 A JP H04340735A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- semiconductor integrated
- package
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、電気的導通をチェッ
クし易くした半導体集積回路装置（以下、ＩＣと記す）
に関するものである。
クし易くした半導体集積回路装置（以下、ＩＣと記す）
に関するものである。
【０００２】
【従来の技術】従来のＩＣは半導体チップの電極の各々
にリードを接続し、その半導体チップとそれらのリード
の一部（インナーリード）を樹脂またはセラミックのパ
ッケージで覆い、それで覆われていない部分のリード（
アウターリード）を折り曲げてプリント配線基板に接続
できるように構成されているが、特に図５に示したよう
な表面実装型のＩＣ１であるＰＬＣＣ、ＳＰＬＣＣ等は
、アウターリード２がパッケージ３の下方に曲げられて
構成されている。
にリードを接続し、その半導体チップとそれらのリード
の一部（インナーリード）を樹脂またはセラミックのパ
ッケージで覆い、それで覆われていない部分のリード（
アウターリード）を折り曲げてプリント配線基板に接続
できるように構成されているが、特に図５に示したよう
な表面実装型のＩＣ１であるＰＬＣＣ、ＳＰＬＣＣ等は
、アウターリード２がパッケージ３の下方に曲げられて
構成されている。
【０００３】
【発明が解決しようとする課題】このような構成のため
、従って、ＩＣの上方から電気的導通を調べることは困
難である。しかも、近年のようにこのようなＩＣを組み
込んだ電子機器がますます超小型化されるに伴って、図
６に示したように、プリント配線基板６には数多くのＩ
Ｃ１や電子部品が超高密で実装されるので、アウターリ
ード２の側面から電気的導通をチェックし難くなってい
る。この発明はＩＣ１のこの電気的導通チェックを容易
に行えるようにＩＣを得ようとするものである。
、従って、ＩＣの上方から電気的導通を調べることは困
難である。しかも、近年のようにこのようなＩＣを組み
込んだ電子機器がますます超小型化されるに伴って、図
６に示したように、プリント配線基板６には数多くのＩ
Ｃ１や電子部品が超高密で実装されるので、アウターリ
ード２の側面から電気的導通をチェックし難くなってい
る。この発明はＩＣ１のこの電気的導通チェックを容易
に行えるようにＩＣを得ようとするものである。
【０００４】
【課題を解決するための手段】そのためこの発明は、パ
ッケージで覆われたインナーリードの上方から、それら
各インナーリードに通じるコンタクトホールを、そのパ
ッケージの周辺部分または周縁部分に形成することによ
り電気的導通を取るようにして、前記課題を解決した。
ッケージで覆われたインナーリードの上方から、それら
各インナーリードに通じるコンタクトホールを、そのパ
ッケージの周辺部分または周縁部分に形成することによ
り電気的導通を取るようにして、前記課題を解決した。
【０００５】
【作用】従って、この発明のＩＣでは、電子機器にたと
えＩＣや電子部品が超高密実装されても、そのＩＣの電
気的導通を容易にチェックすることがでる。
えＩＣや電子部品が超高密実装されても、そのＩＣの電
気的導通を容易にチェックすることがでる。
【０００６】
【実施例】以下、この発明の実施例を図面と共に詳述す
る。図１はこの発明の第１の実施例であるＩＣの斜視図
であり、図２はこの発明の第２の実施例であるＩＣの斜
視図であり、図３はこの発明の第３の実施例であるＩＣ
の斜視図であり、そして図４はこの発明のＩＣの使用状
態を説明するための一部斜視図である。
る。図１はこの発明の第１の実施例であるＩＣの斜視図
であり、図２はこの発明の第２の実施例であるＩＣの斜
視図であり、図３はこの発明の第３の実施例であるＩＣ
の斜視図であり、そして図４はこの発明のＩＣの使用状
態を説明するための一部斜視図である。
【０００７】先ず、図１を用いてこの発明のＩＣの構成
を説明する。なお、従来のＩＣと同じ部分には同一符号
を付して説明する。この実施例では、ＩＣ１をＰＬＣＣ
パッケージ型で表した。２はアウターリードであり、パ
ッケージ３の下部へ折り曲げられている。パッケージ３
は樹脂又はセラミックで形成されている。４はこの発明
の特徴であるコンタクトホールであって、各アウターリ
ード２に連なり、パッケージ３の内部に在るインナーリ
ード５（図３を参照のこと）が現れるように開けられて
いる。これらのコンタクトホール４は、従って、パッケ
ージ３の周辺部分に直線状に配列されている。これらの
コンタクトホール４は、パッケージ３を樹脂で形成する
場合に、予め金型に細工を施しておけば形成することが
できる。
を説明する。なお、従来のＩＣと同じ部分には同一符号
を付して説明する。この実施例では、ＩＣ１をＰＬＣＣ
パッケージ型で表した。２はアウターリードであり、パ
ッケージ３の下部へ折り曲げられている。パッケージ３
は樹脂又はセラミックで形成されている。４はこの発明
の特徴であるコンタクトホールであって、各アウターリ
ード２に連なり、パッケージ３の内部に在るインナーリ
ード５（図３を参照のこと）が現れるように開けられて
いる。これらのコンタクトホール４は、従って、パッケ
ージ３の周辺部分に直線状に配列されている。これらの
コンタクトホール４は、パッケージ３を樹脂で形成する
場合に、予め金型に細工を施しておけば形成することが
できる。
【０００８】図２に示した第２の実施例のＩＣ１には、
コンタクトホール４をジグザグ状に形成したもので、Ｓ
ＰＬＣＣパッケージなど、リード間隔が狭いパッケージ
にも容易に適応できる。
コンタクトホール４をジグザグ状に形成したもので、Ｓ
ＰＬＣＣパッケージなど、リード間隔が狭いパッケージ
にも容易に適応できる。
【０００９】図３に示した第３の実施例のＩＣ１には、
パッケージ３の周縁部分に、各アウターリード２の付け
根に当たる所をあたかも切り欠いたようにコンタクトホ
ール４を形成したものである。
パッケージ３の周縁部分に、各アウターリード２の付け
根に当たる所をあたかも切り欠いたようにコンタクトホ
ール４を形成したものである。
【００１０】図４に示したように、このようなこの発明
のＩＣ１をプリント配線基板６に表面実装し、その周囲
に他のＩＣや電子部品が超高密に実装されていたた場合
にも、ＩＣ１の上部に開けたコンタクトホール４にコン
タクトプローブ７を挿入することにより、インナーリー
ド５に接触することができ、半田により隣接したリード
が短絡していているか否かを容易にチェックすることが
できる。
のＩＣ１をプリント配線基板６に表面実装し、その周囲
に他のＩＣや電子部品が超高密に実装されていたた場合
にも、ＩＣ１の上部に開けたコンタクトホール４にコン
タクトプローブ７を挿入することにより、インナーリー
ド５に接触することができ、半田により隣接したリード
が短絡していているか否かを容易にチェックすることが
できる。
【００１１】
【発明の効果】以上の説明から明らかなように、この発
明のＩＣにはコンタクトホールがパッケージにもうけら
れたので、従来技術のようにＩＣのリードの下面または
側面から電気的導通をチェックしなくても済み、プロー
ブピン７で製品の検査、測定はもとより、前述のように
プリント配線基板に表面実装した場合でも、リード間の
短絡を極めて容易に検出できるという効果が得られる。 特に、電子機器が超小型化し、それに伴い超高密実装を
行った場合には、この発明は一層効果的になる。
明のＩＣにはコンタクトホールがパッケージにもうけら
れたので、従来技術のようにＩＣのリードの下面または
側面から電気的導通をチェックしなくても済み、プロー
ブピン７で製品の検査、測定はもとより、前述のように
プリント配線基板に表面実装した場合でも、リード間の
短絡を極めて容易に検出できるという効果が得られる。 特に、電子機器が超小型化し、それに伴い超高密実装を
行った場合には、この発明は一層効果的になる。
【図１】この発明の第１の実施例である半導体集積回路
装置の斜視図である。
装置の斜視図である。
【図２】この発明の第２の実施例である半導体集積回路
装置の斜視図である。
装置の斜視図である。
【図３】この発明の第３の実施例である半導体集積回路
装置の斜視図である。
装置の斜視図である。
【図４】この発明の半導体集積回路装置の使用状態を説
明するための一部斜視図である。
明するための一部斜視図である。
【図５】従来技術の半導体集積回路装置を説明するため
の斜視図である。
の斜視図である。
【図６】従来技術の半導体集積回路装置の使用状態を説
明するための斜視図である。
明するための斜視図である。
１ 半導体集積回路装置
２ アウターリード
３ パッケージ
４ コンタクトホール
５ インナーリード
６ プリント配線基板
７ コンタクトプローブ
Claims (1)
- 【請求項１】半導体チップの電極の各々にリードを接続
し、これを樹脂またはセラミックのパッケージで覆うよ
うに構成した半導体集積回路装置において、該パッケー
ジで覆われたインナーリードの上方から、該各インナー
リードに通じるコンタクトホールを、前記パッケージの
周辺部分または周縁部分に形成したことを特徴とする半
導体集積回路装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11271191A JPH04340735A (ja) | 1991-05-17 | 1991-05-17 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11271191A JPH04340735A (ja) | 1991-05-17 | 1991-05-17 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04340735A true JPH04340735A (ja) | 1992-11-27 |
Family
ID=14593594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11271191A Pending JPH04340735A (ja) | 1991-05-17 | 1991-05-17 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04340735A (ja) |
-
1991
- 1991-05-17 JP JP11271191A patent/JPH04340735A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0376582B2 (ja) | ||
| KR950010861B1 (ko) | 반도체장치용 패키지 | |
| US5488539A (en) | Protecting cot packaged ICs during wave solder operations | |
| JPH11243175A (ja) | 複合半導体装置 | |
| KR960035997A (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH04340735A (ja) | 半導体集積回路装置 | |
| US5075962A (en) | Method for forming leads | |
| KR960019683A (ko) | 반도체 장치 | |
| JPH0821648B2 (ja) | 厚膜技術により形成されたピンレスグリッドアレイ電極構造 | |
| KR100645191B1 (ko) | 반도체 패키지 | |
| JPH0582948A (ja) | プリント基板 | |
| JPS635233Y2 (ja) | ||
| JP2783968B2 (ja) | 回路部品の実装方法 | |
| JP2788196B2 (ja) | Ｉｃカード用ｉｃ基板 | |
| JPH02280359A (ja) | 半導体装置 | |
| KR100193229B1 (ko) | 솔더볼을 입출력 단자로 사용하는 bga 반도체 패키지 및 이를 위한 마더보드 | |
| JP2000260661A (ja) | チップ部品およびチップ部品実装基板 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPS60201692A (ja) | 配線回路装置 | |
| JPH0645718A (ja) | 印刷配線基板 | |
| JPH0541570Y2 (ja) | ||
| KR200142849Y1 (ko) | 반도체 패키지 | |
| JPH0575003A (ja) | 半導体装置の実装構造 | |
| JPH09213864A (ja) | Ｑｆｐプラスチック表面実装半導体電力装置 | |
| JPH04369253A (ja) | 半導体集積回路パッケージ |