JPH0435838B2 - - Google Patents
Info
- Publication number
- JPH0435838B2 JPH0435838B2 JP57010318A JP1031882A JPH0435838B2 JP H0435838 B2 JPH0435838 B2 JP H0435838B2 JP 57010318 A JP57010318 A JP 57010318A JP 1031882 A JP1031882 A JP 1031882A JP H0435838 B2 JPH0435838 B2 JP H0435838B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- display
- output
- data
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/40—Arrangements for displaying electric variables or waveforms using modulation of a light beam otherwise than by mechanical displacement, e.g. by Kerr effect
- G01R13/404—Arrangements for displaying electric variables or waveforms using modulation of a light beam otherwise than by mechanical displacement, e.g. by Kerr effect for discontinuous display, i.e. display of discrete values
- G01R13/405—Arrangements for displaying electric variables or waveforms using modulation of a light beam otherwise than by mechanical displacement, e.g. by Kerr effect for discontinuous display, i.e. display of discrete values using a plurality of active, i.e. light emitting, e.g. electro-luminescent elements, i.e. bar graphs
- G01R13/406—Arrangements for displaying electric variables or waveforms using modulation of a light beam otherwise than by mechanical displacement, e.g. by Kerr effect for discontinuous display, i.e. display of discrete values using a plurality of active, i.e. light emitting, e.g. electro-luminescent elements, i.e. bar graphs representing measured value by a dot or a single line
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
この発明は、複数個の表示セグメントが一列に
並べられ、各表示セグメントが複数のレベルを表
示するレベル表示装置に関する。
並べられ、各表示セグメントが複数のレベルを表
示するレベル表示装置に関する。
発光ダイオード、液晶、プラズマなどの表示セ
グメントを用いてバーグラフ又はドツトグラフの
形でオーデイオ信号などのピークレベルを表示す
るレベル表示装置が既に知られている。しかし、
このレベル表示装置は、１〜数dBステツプでし
かレベルを読み取れないので、正確な入力レベル
較正やゲイン較正を必要とする業務用の機器に
は、使用できなかつた。そこで、第１図Ａに示す
ように、１〜数dBステツプで例えば−40dB〜＋
20dBの間の各レベルを表示する16個の発光ダイ
オードからなるメインの表示器１Ａと0dB付近の
−0.3dB〜＋0.3dBの範囲を0.1dBステツプで表示
する表示器１Ｂとを設け、0dB付近のみを拡大し
て表示することが行なわれている。この場合に
は、第１図Ｂに示すように、表示器１Ａ及び１Ｂ
に対する表示信号を発生するために、２個のメー
タ回路２Ａ及び２Ｂを設ける構成とされていた。
グメントを用いてバーグラフ又はドツトグラフの
形でオーデイオ信号などのピークレベルを表示す
るレベル表示装置が既に知られている。しかし、
このレベル表示装置は、１〜数dBステツプでし
かレベルを読み取れないので、正確な入力レベル
較正やゲイン較正を必要とする業務用の機器に
は、使用できなかつた。そこで、第１図Ａに示す
ように、１〜数dBステツプで例えば−40dB〜＋
20dBの間の各レベルを表示する16個の発光ダイ
オードからなるメインの表示器１Ａと0dB付近の
−0.3dB〜＋0.3dBの範囲を0.1dBステツプで表示
する表示器１Ｂとを設け、0dB付近のみを拡大し
て表示することが行なわれている。この場合に
は、第１図Ｂに示すように、表示器１Ａ及び１Ｂ
に対する表示信号を発生するために、２個のメー
タ回路２Ａ及び２Ｂを設ける構成とされていた。
この第１図に示す構成は、発光ダイオードなど
の表示セグメントの個数が増加し、したがつて表
示セグメントに対するドライバの個数も多くなる
欠点があり、また、表示器がパネル中で占める面
積が大きくなり、マルチチヤンネルテープレコー
ダのように、各チヤンネル毎にレベル表示器を設
ける場合は、不都合が生じる。更に、拡大表示さ
れる特定のレベル（第１図Ａの場合での、0dB）
においてしか較正できず、ユーザーが他の絶対基
準レベルを使用できない欠点があつた。
の表示セグメントの個数が増加し、したがつて表
示セグメントに対するドライバの個数も多くなる
欠点があり、また、表示器がパネル中で占める面
積が大きくなり、マルチチヤンネルテープレコー
ダのように、各チヤンネル毎にレベル表示器を設
ける場合は、不都合が生じる。更に、拡大表示さ
れる特定のレベル（第１図Ａの場合での、0dB）
においてしか較正できず、ユーザーが他の絶対基
準レベルを使用できない欠点があつた。
この発明の目的は、これらの問題点が解決され
たレベル表示装置を実現することにある。つま
り、この発明は、例えば0dBを表示する表示セグ
メントが（0dB±0.1dB）のように、0dBの近傍
のレベルで自動的に点滅するようにしたものであ
る。
たレベル表示装置を実現することにある。つま
り、この発明は、例えば0dBを表示する表示セグ
メントが（0dB±0.1dB）のように、0dBの近傍
のレベルで自動的に点滅するようにしたものであ
る。
以下、この発明をオーデイオPCMテープレコ
ーダに対して適用した一実施例について説明する
と、第２図は、その１チヤンネル分の構成を示
す。
ーダに対して適用した一実施例について説明する
と、第２図は、その１チヤンネル分の構成を示
す。
オーデイオPCMテープレコーダによつて記録
又は再生される16ビツトのPCMデータが絶対値
取出回路３に供給される。PCMデタは、例えば
2′コンプリメンタリーコードのもので、絶対値取
出回路３は、データのMSBが例えば“１”のと
きに全ビツトを反転する構成とされている。厳密
には、反転したものに＋１する処理が必要だが16
ビツトのうちのLSBの誤差なので、これを無視
しても良い。絶対値を取出すことは、アナログ的
には、全波整流に相当する。この絶対値取出回路
３の出力データがPLAなどの組合わせ回路から
なるレベルエンコーダ４及び５に供給され、夫々
から４ビツトの表示用のデータが現れる。このレ
ベルエンコーダ４及び５の出力がマルチプレクサ
６に供給される。このマルチプレクサ６は、端子
７からのパルス信号に応じてレベルエンコーダ４
及び５の出力を交互に出力するものである。
又は再生される16ビツトのPCMデータが絶対値
取出回路３に供給される。PCMデタは、例えば
2′コンプリメンタリーコードのもので、絶対値取
出回路３は、データのMSBが例えば“１”のと
きに全ビツトを反転する構成とされている。厳密
には、反転したものに＋１する処理が必要だが16
ビツトのうちのLSBの誤差なので、これを無視
しても良い。絶対値を取出すことは、アナログ的
には、全波整流に相当する。この絶対値取出回路
３の出力データがPLAなどの組合わせ回路から
なるレベルエンコーダ４及び５に供給され、夫々
から４ビツトの表示用のデータが現れる。このレ
ベルエンコーダ４及び５の出力がマルチプレクサ
６に供給される。このマルチプレクサ６は、端子
７からのパルス信号に応じてレベルエンコーダ４
及び５の出力を交互に出力するものである。
このマルチプレクサ６の出力がマルチプレクサ
８及びレベル比較器９に供給される。このマルチ
プレクサ８は、レベル比較器９の比較出力によつ
て制御され、その出力が４ビツトのフリツプフロ
ツプ１０に供給される。このフリツプフロツプ１
０の出力が減算器１１及びデコーダ１２に供給さ
れる。デコーダ１２は、４ビツトを16通りの出力
に変換するもので、４ビツトのコードと対応し
て、その16個の出力端子t1〜t16のうちの何れか１
個が低レベル（“０”）となる。ここで、t1は、
0000の場場合に“０”となる最低レベルの出力端
子であつて、t16は、1111の場合に“０”となる
最高レベルの出力端子である。このデコーダ１２
の出力端子t1〜t15の各出力がANDゲート１３1〜
１３15の夫々の一方の入力端子に供給される。こ
のANDゲート１３1〜１３15の夫々の他方の入力
端子には、より上位のANDゲート１３2〜１３15
の出力及び出力端子t16の出力が加えられると共
に、ANDゲート１３1〜１３15及び出力端子t16と
電源端子１４との間に16個の発光ダイオードD1
〜D16が夫々挿入されている。このようにANDゲ
ートに対して上位レベルの出力信号が供給される
構成によつてバーグラフ表示を行なうことができ
る。例えば４ビツトのデータが1111であつて、デ
コーダ１２の出力端子t16のみが“０”となると、
全てのANDゲート１３15，１３14…１３1の出力
が“０”となり、発光ダイオードD1〜D16が全て
発光することになる。
８及びレベル比較器９に供給される。このマルチ
プレクサ８は、レベル比較器９の比較出力によつ
て制御され、その出力が４ビツトのフリツプフロ
ツプ１０に供給される。このフリツプフロツプ１
０の出力が減算器１１及びデコーダ１２に供給さ
れる。デコーダ１２は、４ビツトを16通りの出力
に変換するもので、４ビツトのコードと対応し
て、その16個の出力端子t1〜t16のうちの何れか１
個が低レベル（“０”）となる。ここで、t1は、
0000の場場合に“０”となる最低レベルの出力端
子であつて、t16は、1111の場合に“０”となる
最高レベルの出力端子である。このデコーダ１２
の出力端子t1〜t15の各出力がANDゲート１３1〜
１３15の夫々の一方の入力端子に供給される。こ
のANDゲート１３1〜１３15の夫々の他方の入力
端子には、より上位のANDゲート１３2〜１３15
の出力及び出力端子t16の出力が加えられると共
に、ANDゲート１３1〜１３15及び出力端子t16と
電源端子１４との間に16個の発光ダイオードD1
〜D16が夫々挿入されている。このようにANDゲ
ートに対して上位レベルの出力信号が供給される
構成によつてバーグラフ表示を行なうことができ
る。例えば４ビツトのデータが1111であつて、デ
コーダ１２の出力端子t16のみが“０”となると、
全てのANDゲート１３15，１３14…１３1の出力
が“０”となり、発光ダイオードD1〜D16が全て
発光することになる。
また、ANDゲート１３1から現れる最低レベル
の出力信号がANDゲート１５に供給される。こ
のANDゲート１５に対しては、端子１６からデ
イケイパルスが供給される。このデイケイパルス
は、所定の周期で“１”となもので、このAND
ゲート１５の出力によつて減算器１１が制御され
る。つまりANDゲート１５の出力が“０”のと
きには、減算器１１は、単にフリツプフロツプ１
０の出力をスルーさせてレベル比較器９に供給
し、一方、ANDゲート１５の出力が“１”のと
きには、減算器１１は、フリツプフロツプ１０の
出力から１を減算する動作を行なう。また、レベ
ル比較器９は、現在のデータとフリツプフロツプ
１０に貯えられている１クロツク前のデータとを
比較し、現在のデータの方が大きくなると、マル
チプレクサ８によつて現在のデータが選択され
る。つまり、マルチプレクサ８、レベル比較器
９、フリツプフロツプ１０は、ピーク検波のよう
に、最大レベルのデータを常に出力するものであ
る。そして、減算器１１は、コンデンサの充電電
荷の放電のように、適当な周期のデイケイパルス
によつて、フリツプフロツプ１０の値を減少させ
てレベル比較器９に供給するためのものであり、
このデイケイ動作は、データが最低レベル
（0000）の場合には、行なわれない。
の出力信号がANDゲート１５に供給される。こ
のANDゲート１５に対しては、端子１６からデ
イケイパルスが供給される。このデイケイパルス
は、所定の周期で“１”となもので、このAND
ゲート１５の出力によつて減算器１１が制御され
る。つまりANDゲート１５の出力が“０”のと
きには、減算器１１は、単にフリツプフロツプ１
０の出力をスルーさせてレベル比較器９に供給
し、一方、ANDゲート１５の出力が“１”のと
きには、減算器１１は、フリツプフロツプ１０の
出力から１を減算する動作を行なう。また、レベ
ル比較器９は、現在のデータとフリツプフロツプ
１０に貯えられている１クロツク前のデータとを
比較し、現在のデータの方が大きくなると、マル
チプレクサ８によつて現在のデータが選択され
る。つまり、マルチプレクサ８、レベル比較器
９、フリツプフロツプ１０は、ピーク検波のよう
に、最大レベルのデータを常に出力するものであ
る。そして、減算器１１は、コンデンサの充電電
荷の放電のように、適当な周期のデイケイパルス
によつて、フリツプフロツプ１０の値を減少させ
てレベル比較器９に供給するためのものであり、
このデイケイ動作は、データが最低レベル
（0000）の場合には、行なわれない。
さて、レベルエンコーダ４及び５は、オーデイ
オPCMデータと表示レベルに対応するスレツシ
ヨルドレベルとを比較し、４ビツトのデータに変
換するものである。第３図Ａは、この一実施例の
レベル表示器を示し、上述のよに、ドライブされ
る16個の発光ダイオードD1〜D16が上下方向に直
線状に配列されている。この発光ダイオードD1
〜D16によつてて、最小のレベルL1から最大のレ
ベルL16までの各レベルの表示がなされる。具体
的には、図示のように、（L1＝−∞）、（L2＝−
34dB）…（L9＝−1dB）、（L10＝00dB）（L11＝＋
1dB）…（L16＝＋20dB）の表示を行なうように
されている。そして、レベルエンコーダ４は、第
３図Ｂに示すように、入力データをTH1〜TH15
のスレツシヨルドレベルと比較することによつて
４ビツトのデータに変換する。例えばスレツシヨ
ルドレベルTH9が（0dB＋0.1dB）に相当するレ
ベルのコードによつて表わされている。絶対値取
出回路３の出力には、MSBが必ず“０”とされ
た実質的には、15ビツトのコードが現れているの
で、スレツシヨルドレベルTH9も、15ビツトの
コードで表わされる。実際には、回路の簡略化を
図るために、下位の１〜３ビツトを無視して入力
データとスレツシヨルドレベルとのレベル比較が
行なわれる。そして入力データが例えばスレツシ
ヨルドレベルTH9より大きく、且つ例えば（1dB
＋0.1dB）に相当するスレツシヨルドレベル
TH10より小さいときに、レベルエンコーダ４か
ら1001の４ビツトのデータが出力される。この４
ツトのデータは、発光ダイオードD1〜D10を発光
させるものである。
オPCMデータと表示レベルに対応するスレツシ
ヨルドレベルとを比較し、４ビツトのデータに変
換するものである。第３図Ａは、この一実施例の
レベル表示器を示し、上述のよに、ドライブされ
る16個の発光ダイオードD1〜D16が上下方向に直
線状に配列されている。この発光ダイオードD1
〜D16によつてて、最小のレベルL1から最大のレ
ベルL16までの各レベルの表示がなされる。具体
的には、図示のように、（L1＝−∞）、（L2＝−
34dB）…（L9＝−1dB）、（L10＝00dB）（L11＝＋
1dB）…（L16＝＋20dB）の表示を行なうように
されている。そして、レベルエンコーダ４は、第
３図Ｂに示すように、入力データをTH1〜TH15
のスレツシヨルドレベルと比較することによつて
４ビツトのデータに変換する。例えばスレツシヨ
ルドレベルTH9が（0dB＋0.1dB）に相当するレ
ベルのコードによつて表わされている。絶対値取
出回路３の出力には、MSBが必ず“０”とされ
た実質的には、15ビツトのコードが現れているの
で、スレツシヨルドレベルTH9も、15ビツトの
コードで表わされる。実際には、回路の簡略化を
図るために、下位の１〜３ビツトを無視して入力
データとスレツシヨルドレベルとのレベル比較が
行なわれる。そして入力データが例えばスレツシ
ヨルドレベルTH9より大きく、且つ例えば（1dB
＋0.1dB）に相当するスレツシヨルドレベル
TH10より小さいときに、レベルエンコーダ４か
ら1001の４ビツトのデータが出力される。この４
ツトのデータは、発光ダイオードD1〜D10を発光
させるものである。
他方のレベルエンコーダ５も、レベルエンコー
ダ４と同様の構成とされており、第３図Ｃに示す
ようなスレツシヨルドレベルTL1〜TL15の夫々
と入力データとをレベル比較する構成とされてい
る。ここで、第３図Ｂ及び同図Ｃから明かなよう
に、レベルエンコーダ４のスレツシヨルドレベル
TH5〜TH15の夫々より、レベルエンコーダ５の
スレツシヨルドレベルTL5〜TL15が例えば0.2dB
に相当する量だけ小さいものとされている。一例
としてスレツシヨルドレベルTL9は、（0dB−
0.1dB）に相当するものとされている。したがつ
て、第３図Ｃにおける斜線領域で示す範囲内のレ
ベルのデータは、２つのレベルエンコーダ４及び
５の出力として１だけ異なる４ビツトのコードを
発生させることになる。上述の例で言えば、
（0dB＋1dB）の範囲に含まれる入力データは、
レベルエンコーダ４から1000の出力コードを発生
させると共に、レベルエンコーダ５から1001の出
力コードを発生させる。この２つの出力コードが
マルチプレクサ６において交互に取り出され、発
光ダイオードをドライブするのに用いられるか
ら、第４図Ｂに示すように、発光ダイオードD10
が点滅することになる。この点滅の周期は、マル
チプレクサ６に対して端子７から供給されるパル
ス信号の周期で定まる。
ダ４と同様の構成とされており、第３図Ｃに示す
ようなスレツシヨルドレベルTL1〜TL15の夫々
と入力データとをレベル比較する構成とされてい
る。ここで、第３図Ｂ及び同図Ｃから明かなよう
に、レベルエンコーダ４のスレツシヨルドレベル
TH5〜TH15の夫々より、レベルエンコーダ５の
スレツシヨルドレベルTL5〜TL15が例えば0.2dB
に相当する量だけ小さいものとされている。一例
としてスレツシヨルドレベルTL9は、（0dB−
0.1dB）に相当するものとされている。したがつ
て、第３図Ｃにおける斜線領域で示す範囲内のレ
ベルのデータは、２つのレベルエンコーダ４及び
５の出力として１だけ異なる４ビツトのコードを
発生させることになる。上述の例で言えば、
（0dB＋1dB）の範囲に含まれる入力データは、
レベルエンコーダ４から1000の出力コードを発生
させると共に、レベルエンコーダ５から1001の出
力コードを発生させる。この２つの出力コードが
マルチプレクサ６において交互に取り出され、発
光ダイオードをドライブするのに用いられるか
ら、第４図Ｂに示すように、発光ダイオードD10
が点滅することになる。この点滅の周期は、マル
チプレクサ６に対して端子７から供給されるパル
ス信号の周期で定まる。
もし、入力データが（0dB−0.1dB）より小さ
く、且つスレツシヨルドレベルTH8より大きけ
れば、レベルエンコーダ４及び５の出力は、共に
1000となり、第４図Ａに示すように、発光ダイオ
ードD9が発光すると共に、D10が消えたままとな
る。これと逆に入力データが（0dB＋0.1dB）よ
り大きく、且つスレツシヨルドレベルTL10より
小さければ、レベルエンコーダ４及び５の出力
は、共に1001となり、第４図Ｃに示すように、発
光ダイオードD10が発光を続けることになる。し
たがつて、発光ダイオードD10の点滅によつて入
力データのレベルが（0dB±0.1dB）であること
を知ることができる。勿論、他の発光ダイオード
D6，D7，D8，D9，D11…D16の点滅によつても
夫々が意味するレベルの例えば±0.1dBの範囲内
にあることが表示される。
く、且つスレツシヨルドレベルTH8より大きけ
れば、レベルエンコーダ４及び５の出力は、共に
1000となり、第４図Ａに示すように、発光ダイオ
ードD9が発光すると共に、D10が消えたままとな
る。これと逆に入力データが（0dB＋0.1dB）よ
り大きく、且つスレツシヨルドレベルTL10より
小さければ、レベルエンコーダ４及び５の出力
は、共に1001となり、第４図Ｃに示すように、発
光ダイオードD10が発光を続けることになる。し
たがつて、発光ダイオードD10の点滅によつて入
力データのレベルが（0dB±0.1dB）であること
を知ることができる。勿論、他の発光ダイオード
D6，D7，D8，D9，D11…D16の点滅によつても
夫々が意味するレベルの例えば±0.1dBの範囲内
にあることが表示される。
また、入力データのMSBを除く15ビツトが全
て“１”の合が20dBを意味するので、第５図に
示すように、レベルエンコーダ４のスレツシヨル
ドレベルTH16及びレベルエンコーダ５のスレツ
シヨルドレベルTL16の夫々は、例えば（20dB−
0.1dB）及び（20dB−0.3dB）と対応するコード
信号となされる。また、（±0.1dB）は、その中
心のレベルの約１％位に相当する値なので、余り
レベルが小さい領域では、±0.1dBに相当する差
を有するコードの形成が難しくなる。使用するビ
ツト数をより多くすれば、このような差を表わす
ことができるが、回路規模が大きくなつてしま
う。そこで、この一実施例では、発光ダイオード
D6までが点滅可能としている。
て“１”の合が20dBを意味するので、第５図に
示すように、レベルエンコーダ４のスレツシヨル
ドレベルTH16及びレベルエンコーダ５のスレツ
シヨルドレベルTL16の夫々は、例えば（20dB−
0.1dB）及び（20dB−0.3dB）と対応するコード
信号となされる。また、（±0.1dB）は、その中
心のレベルの約１％位に相当する値なので、余り
レベルが小さい領域では、±0.1dBに相当する差
を有するコードの形成が難しくなる。使用するビ
ツト数をより多くすれば、このような差を表わす
ことができるが、回路規模が大きくなつてしま
う。そこで、この一実施例では、発光ダイオード
D6までが点滅可能としている。
なお、0.1dBの値は、一例であつて、0.2dBな
ど0.数dBでも良く、また中心レベルの値によつ
て点滅のレベル範囲を変えても良い。
ど0.数dBでも良く、また中心レベルの値によつ
て点滅のレベル範囲を変えても良い。
上述の一実施例の説明から理解されるように、
この発明では、表示セグメントの個数を増加させ
ずに、高分解能のレベル表示が可能となる。した
がつて、表示器を設けるスペースが小さくてす
み、ドライバーなどの個数を減少することがで
き、メーター回路も１個で良く、特に多チヤンネ
ルのレベル表示に使用して好適である。また、録
音時に基準信号を供給して行なうレベル較正、ミ
キサーとのレベル較正などのときに、絶対基準レ
ベルとして、0dBを含めて、複数の値を用いるこ
とができる利点がある。更に、上述の一実施例の
ように、デイジタル処理のレベルエンコーダを用
いる構成は、デイジタルデータを扱う装置に好適
であると共に、レベル比較が温度ドリフトなどに
よつて影響されず、安定なものとできる。
この発明では、表示セグメントの個数を増加させ
ずに、高分解能のレベル表示が可能となる。した
がつて、表示器を設けるスペースが小さくてす
み、ドライバーなどの個数を減少することがで
き、メーター回路も１個で良く、特に多チヤンネ
ルのレベル表示に使用して好適である。また、録
音時に基準信号を供給して行なうレベル較正、ミ
キサーとのレベル較正などのときに、絶対基準レ
ベルとして、0dBを含めて、複数の値を用いるこ
とができる利点がある。更に、上述の一実施例の
ように、デイジタル処理のレベルエンコーダを用
いる構成は、デイジタルデータを扱う装置に好適
であると共に、レベル比較が温度ドリフトなどに
よつて影響されず、安定なものとできる。
なお、絶対値取出回路３は、特に設けないでも
良い。また、レベルエンコーダ４及び５とマルチ
プレクサ６と場合によつては、絶対値取出回路３
とをROMによつて実現しても良く、その場合に
は、マルチプレクサ６を制御するパルス信号が
ROMのアドレスの１ビツトとして用いられる。
更に、直線状のレベル表示に限らず、円形などの
レベル表示を行なうようにしても良い。
良い。また、レベルエンコーダ４及び５とマルチ
プレクサ６と場合によつては、絶対値取出回路３
とをROMによつて実現しても良く、その場合に
は、マルチプレクサ６を制御するパルス信号が
ROMのアドレスの１ビツトとして用いられる。
更に、直線状のレベル表示に限らず、円形などの
レベル表示を行なうようにしても良い。
第１図は従来のレベル表示装置の説明に用いる
略線図及びブロツク図、第２図はこの発明の一実
施例のブロツク図、第３図、第４図及び第５図は
この発明の一実施例の動作説明に用いる略線図で
ある。 D1〜D16……発光ダイオード、４，５……レベ
ルエンコーダ、６，８……マルチプレクサ、１２
……デコーダ。
略線図及びブロツク図、第２図はこの発明の一実
施例のブロツク図、第３図、第４図及び第５図は
この発明の一実施例の動作説明に用いる略線図で
ある。 D1〜D16……発光ダイオード、４，５……レベ
ルエンコーダ、６，８……マルチプレクサ、１２
……デコーダ。
Claims (1)
- 【特許請求の範囲】 １ 複数個の表示セグメントが並べられ、各表示
セグメントが入力信号のレベルと対応する複数の
レベルを表示するレベル表示装置において、 上記入力信号のレベルを複数の相異なるスレツ
シヨルドレベルと比較することによつて、上記表
示セグメントを駆動するための信号を形成するレ
ベル比較回路を有し、 上記レベル比較回路は、複数の第１のスレツシ
ヨルドレベルと上記入力信号のレベルとを比較す
る動作と、少なくともその一部が上記複数の第１
のスレツシヨルドレベルに対して、スレツシヨル
ドレベル間隔より小なるレベル差を有する第２の
スレツシヨルドレベルと上記入力信号のレベルと
を比較する動作とを周期的に行う構成とされてお
り、 上記レベル差の範囲内に上記入力信号のレベル
が含まれる時に、上記表示セグメントが視覚可能
に点滅駆動されるようになされたレベル表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1031882A JPS58127171A (ja) | 1982-01-26 | 1982-01-26 | レベル表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1031882A JPS58127171A (ja) | 1982-01-26 | 1982-01-26 | レベル表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58127171A JPS58127171A (ja) | 1983-07-28 |
| JPH0435838B2 true JPH0435838B2 (ja) | 1992-06-12 |
Family
ID=11746882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1031882A Granted JPS58127171A (ja) | 1982-01-26 | 1982-01-26 | レベル表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127171A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738002B2 (ja) * | 1986-08-19 | 1995-04-26 | パイオニア株式会社 | デイジタルレベル表示装置 |
| US5998985A (en) * | 1998-02-20 | 1999-12-07 | Fluke Corporation | Voltage indicator using serial comparison voltage measurement |
| JP2002297078A (ja) * | 2001-03-30 | 2002-10-09 | Tempearl Ind Co Ltd | データの段階的視覚表示手段 |
| US7312695B2 (en) | 2005-06-06 | 2007-12-25 | Lutron Electronics Co., Inc. | Apparatus and method for displaying operating characteristics on status indicators |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419770A (en) * | 1977-07-15 | 1979-02-14 | Nippon Chemical Ind | Indication circuit |
-
1982
- 1982-01-26 JP JP1031882A patent/JPS58127171A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58127171A (ja) | 1983-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3952247A (en) | Level indicating apparatus for P.C.M. transmitting system | |
| JPS5739617A (en) | Digital-to-analog converter | |
| JPS6014537B2 (ja) | デイジタル・アナログ変換器 | |
| JPH0435838B2 (ja) | ||
| JPH1093436A (ja) | デジタル・アナログ変換回路 | |
| JP2992554B2 (ja) | アナログ信号対数包絡線検波器 | |
| US4306785A (en) | Camera exposure time control circuit | |
| US6252534B1 (en) | Resistor string DAC with current mode interpolation | |
| JPH1098384A (ja) | フラッシュ形アナログ−ディジタル変換器 | |
| EP0178003B1 (en) | Level indicator | |
| US4870349A (en) | Digital level indicating device | |
| JPS628580A (ja) | 発光ダイオ−ドの駆動装置 | |
| JPH0528831Y2 (ja) | ||
| JPH0760592B2 (ja) | レベル表示装置 | |
| JPS6310492Y2 (ja) | ||
| US4931724A (en) | Digital level indicating device | |
| JPS5837553B2 (ja) | デジタルデ−タのピ−クレベル表示用の信号変換回路 | |
| JPH0334783A (ja) | ビデオ装置で画像効果を発生させる回路装置 | |
| US4855741A (en) | Logarithmic digital level display device | |
| JPS6331088Y2 (ja) | ||
| JPH01164128A (ja) | ビット変換回路 | |
| JPS60256228A (ja) | デイジタル・アナログ変換器 | |
| JPS6331089Y2 (ja) | ||
| JPS5813006A (ja) | 自動レベル制御装置 | |
| JPS6348467A (ja) | デイジタルレベル表示装置 |