JPH04360532A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04360532A JPH04360532A JP16395491A JP16395491A JPH04360532A JP H04360532 A JPH04360532 A JP H04360532A JP 16395491 A JP16395491 A JP 16395491A JP 16395491 A JP16395491 A JP 16395491A JP H04360532 A JPH04360532 A JP H04360532A
- Authority
- JP
- Japan
- Prior art keywords
- film
- active region
- oxide film
- polysilicon
- poly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特に、ポリ・バッファーＬＯＣＯＳによりフィ
ールド分離酸化膜を形成する方法に関するものである。
に関し、特に、ポリ・バッファーＬＯＣＯＳによりフィ
ールド分離酸化膜を形成する方法に関するものである。
【０００２】
【従来の技術】ポリ・バッファーＬＯＣＯＳ（Ｐｏｌｙ
Ｂｕｆｆｅｒ ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏ
ｆ Ｓｉｌｉｃｏｎ） とは、ポリシリコンを下敷酸化
膜と窒化膜の間にはさむような構造にして行うシリコン
の局部酸化法である。この方法はフィールド形成工程に
よく用いられており、フィールド分離酸化膜の端部に発
生するバーズ・ビーク（Ｂｉｒｄ’ｓ Ｂｅａｋ）を低
減できるという利点を有している。
Ｂｕｆｆｅｒ ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏ
ｆ Ｓｉｌｉｃｏｎ） とは、ポリシリコンを下敷酸化
膜と窒化膜の間にはさむような構造にして行うシリコン
の局部酸化法である。この方法はフィールド形成工程に
よく用いられており、フィールド分離酸化膜の端部に発
生するバーズ・ビーク（Ｂｉｒｄ’ｓ Ｂｅａｋ）を低
減できるという利点を有している。
【０００３】以下、ポリ・バッファーＬＯＣＯＳによる
フィールド分離酸化膜の形成方法を図３を用いて説明す
る。図３において、２は窒化膜、３はポリシリコン、４
は下敷酸化膜、５はシリコン基板、６はフィールド分離
酸化膜である。まず、図３（ａ） に示すように、シリ
コン基板５上に下敷酸化膜４としてＳｉＯ２ を膜厚１
５０オングストローム程度に形成し、該下敷酸化膜４上
にさらにポリシリコン３，窒化膜（ＳｉＮ）２をそれぞ
れ膜厚５００オングストローム，２５００オングストロ
ーム程度に順次形成する。
フィールド分離酸化膜の形成方法を図３を用いて説明す
る。図３において、２は窒化膜、３はポリシリコン、４
は下敷酸化膜、５はシリコン基板、６はフィールド分離
酸化膜である。まず、図３（ａ） に示すように、シリ
コン基板５上に下敷酸化膜４としてＳｉＯ２ を膜厚１
５０オングストローム程度に形成し、該下敷酸化膜４上
にさらにポリシリコン３，窒化膜（ＳｉＮ）２をそれぞ
れ膜厚５００オングストローム，２５００オングストロ
ーム程度に順次形成する。
【０００４】その後、窒化膜２上にレジストを塗布し、
露光，現像により、該レジストを活性領域（フィールド
）以外の領域，即ちフィールド分離酸化膜の形成領域に
開口部を有するパターン７に加工し（図３（ｂ） ）
、このレジストパターン７をマスクとして、異方性エッ
チングにより開口部に露出している窒化膜２及びポリシ
リコン３をエッチング除去する（図３（ｃ） ）。
露光，現像により、該レジストを活性領域（フィールド
）以外の領域，即ちフィールド分離酸化膜の形成領域に
開口部を有するパターン７に加工し（図３（ｂ） ）
、このレジストパターン７をマスクとして、異方性エッ
チングにより開口部に露出している窒化膜２及びポリシ
リコン３をエッチング除去する（図３（ｃ） ）。
【０００５】その後、レジストパターン７を除去し（図
３（ｄ））、９００度程度の温度で酸化することにより
、窒化膜２，ポリシリコン３の開口部にフィールド分離
酸化膜６を形成する。
３（ｄ））、９００度程度の温度で酸化することにより
、窒化膜２，ポリシリコン３の開口部にフィールド分離
酸化膜６を形成する。
【０００６】図４は、上述のように形成されたフィール
ド分離酸化膜により分離された複数の活性領域を備えた
ウエハを示しており、図において、図３と同一符号は同
一または相当部分を示し、１は活性領域（フィールド）
を示している。図４では図を判り易くするために活性領
域１にフィールド分離酸化膜６の形成工程で用いたポリ
シリコン３と窒化膜２を残したままの状態を示している
。
ド分離酸化膜により分離された複数の活性領域を備えた
ウエハを示しており、図において、図３と同一符号は同
一または相当部分を示し、１は活性領域（フィールド）
を示している。図４では図を判り易くするために活性領
域１にフィールド分離酸化膜６の形成工程で用いたポリ
シリコン３と窒化膜２を残したままの状態を示している
。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
ポリ・バッファＬＯＣＯＳによるフィールド分離酸化膜
の形成方法においては、上述のように９００度程度の温
度でフィールド酸化しているため、活性領域の縁の部分
に凹凸が見られるという問題があった。図５は従来方法
により形成された、窒化膜２，ポリシリコン膜３除去前
の活性領域１を撮影した写真を描いた図であり、図に示
すように、活性領域１の縁には多数の凹凸が見られ、歪
んだ形状となっている。
ポリ・バッファＬＯＣＯＳによるフィールド分離酸化膜
の形成方法においては、上述のように９００度程度の温
度でフィールド酸化しているため、活性領域の縁の部分
に凹凸が見られるという問題があった。図５は従来方法
により形成された、窒化膜２，ポリシリコン膜３除去前
の活性領域１を撮影した写真を描いた図であり、図に示
すように、活性領域１の縁には多数の凹凸が見られ、歪
んだ形状となっている。
【０００８】また、図６に窒化膜２，ポリシリコン膜３
除去後の活性領域１の平面図を模式的に描いたものを示
す。これは例えば、文献ジャーナル エレクトロケミ
カルソサイエティ １３６巻 １９８９年 １２
月 発刊の「製造環境におけるポリ・バッファＬＯＣ
ＯＳの特性」（ Ｊ． Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏ
ｃ．， Ｖｏｌ．１３６， Ｎｏｌ２， Ｄｅｃｅｍｂ
ｅｒ １９８９，“ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏ
ｎ ｏｆ Ｐｏｌｙ−ＢｕｆｆｅｒｅｄＬＯＣＯＳ ｉ
ｎ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｅｎｖｉｒｏｎｍｅ
ｎｔ ”）にも示されているものである。図において、
１は薄いＳｉＯ２ 膜によって覆われた活性領域である
。図に示すように、活性領域１の縁の部分の形状は一様
ではなく歪み、極端な場合にはその表面に穴が開くとい
うこともあった。これはフィールド酸化の際にポリシリ
コン膜３へ応力がかかり、ポリシリコンに穴が開き、こ
れにより、ポリシリコン膜３にマスクされているはずの
ＳｉＯ２ 膜４がＳｉＮ膜２の除去の工程で同時にエッ
チング除去されてしまうために発生する現象と考えられ
ている。
除去後の活性領域１の平面図を模式的に描いたものを示
す。これは例えば、文献ジャーナル エレクトロケミ
カルソサイエティ １３６巻 １９８９年 １２
月 発刊の「製造環境におけるポリ・バッファＬＯＣ
ＯＳの特性」（ Ｊ． Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏ
ｃ．， Ｖｏｌ．１３６， Ｎｏｌ２， Ｄｅｃｅｍｂ
ｅｒ １９８９，“ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏ
ｎ ｏｆ Ｐｏｌｙ−ＢｕｆｆｅｒｅｄＬＯＣＯＳ ｉ
ｎ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｅｎｖｉｒｏｎｍｅ
ｎｔ ”）にも示されているものである。図において、
１は薄いＳｉＯ２ 膜によって覆われた活性領域である
。図に示すように、活性領域１の縁の部分の形状は一様
ではなく歪み、極端な場合にはその表面に穴が開くとい
うこともあった。これはフィールド酸化の際にポリシリ
コン膜３へ応力がかかり、ポリシリコンに穴が開き、こ
れにより、ポリシリコン膜３にマスクされているはずの
ＳｉＯ２ 膜４がＳｉＮ膜２の除去の工程で同時にエッ
チング除去されてしまうために発生する現象と考えられ
ている。
【０００９】このように、従来の製造方法によるフィー
ルド分離酸化膜の形成においては、活性領域１の縁の部
分に凹凸や穴が発生し、活性領域の形状の美観を損ね、
トランジスタの電気特性にも悪影響を及ぼすという問題
があった。
ルド分離酸化膜の形成においては、活性領域１の縁の部
分に凹凸や穴が発生し、活性領域の形状の美観を損ね、
トランジスタの電気特性にも悪影響を及ぼすという問題
があった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、ポリバッファＬＯＣＯＳによる
フィールド酸化の際、活性領域の形状を美しく仕上げる
ことができ、トランジスタの電気特性を向上させること
ができる半導体装置の製造方法を提供することを目的と
する。
ためになされたもので、ポリバッファＬＯＣＯＳによる
フィールド酸化の際、活性領域の形状を美しく仕上げる
ことができ、トランジスタの電気特性を向上させること
ができる半導体装置の製造方法を提供することを目的と
する。
【００１１】この発明に係る半導体装置の製造方法は、
ポリ・バッファーＬＯＣＯＳ技術を用いてフィールド分
離酸化膜を形成する方法において、基板上の下敷酸化膜
がやや軟化する温度にてフィールド酸化を行うようにし
たものである。
ポリ・バッファーＬＯＣＯＳ技術を用いてフィールド分
離酸化膜を形成する方法において、基板上の下敷酸化膜
がやや軟化する温度にてフィールド酸化を行うようにし
たものである。
【００１２】
【作用】この発明においては、基板上の下敷酸化膜がや
や軟化する温度にてフィールド酸化を行うようにしたの
で、下敷酸化膜の軟化により、フィールド酸化の際にポ
リシリコンにかかる応力は緩和される。
や軟化する温度にてフィールド酸化を行うようにしたの
で、下敷酸化膜の軟化により、フィールド酸化の際にポ
リシリコンにかかる応力は緩和される。
【００１３】
【実施例】以下、この発明の半導体装置の製造方法にか
かるポリ・バッファーＬＯＣＯＳによるフィールド分離
酸化膜の形成方法について、図３を参照して説明する。
かるポリ・バッファーＬＯＣＯＳによるフィールド分離
酸化膜の形成方法について、図３を参照して説明する。
【００１４】まず、図３（ａ） に示すように、シリコ
ン基板５上に下敷酸化膜４としてＳｉＯ２ を膜厚１５
０オングストローム程度に形成し、この上にさらにポリ
シリコン３，窒化膜（ＳｉＮ）２をそれぞれ膜厚５００
オングストローム程度，膜厚２５００オングストローム
程度に順次形成する。
ン基板５上に下敷酸化膜４としてＳｉＯ２ を膜厚１５
０オングストローム程度に形成し、この上にさらにポリ
シリコン３，窒化膜（ＳｉＮ）２をそれぞれ膜厚５００
オングストローム程度，膜厚２５００オングストローム
程度に順次形成する。
【００１５】その後、窒化膜２上にレジストを塗布し、
露光，現像により、該レジストを活性領域以外の領域，
即ちフィールド分離酸化膜の形成領域に開口部を有する
パターン７に加工し（図３（ｂ） ） 、このレジスト
パターン７をマスクとして、異方性エッチングにより開
口部に露出している窒化膜２及びポリシリコン３をエッ
チング除去する（図３（ｃ） ）。その後、レジストパ
ターン７を除去する（図３（ｄ））。ここまでの工程は
従来例と全く同様である。
露光，現像により、該レジストを活性領域以外の領域，
即ちフィールド分離酸化膜の形成領域に開口部を有する
パターン７に加工し（図３（ｂ） ） 、このレジスト
パターン７をマスクとして、異方性エッチングにより開
口部に露出している窒化膜２及びポリシリコン３をエッ
チング除去する（図３（ｃ） ）。その後、レジストパ
ターン７を除去する（図３（ｄ））。ここまでの工程は
従来例と全く同様である。
【００１６】その後、従来例とは異なり、本実施例では
これをＳｉＯ２ 膜４がやや軟化する温度である１０５
０度より高い温度、好ましくは１２００度程度の温度で
フィールド酸化する。これにより、窒化膜２，ポリシリ
コン３の開口部にフィールド分離酸化膜６を形成する。
これをＳｉＯ２ 膜４がやや軟化する温度である１０５
０度より高い温度、好ましくは１２００度程度の温度で
フィールド酸化する。これにより、窒化膜２，ポリシリ
コン３の開口部にフィールド分離酸化膜６を形成する。
【００１７】図１は本実施例により製造された窒化膜２
，ポリシリコン膜３除去前の活性領域１の様子を撮影し
た写真を描いた図であり、図に示すように、本実施例で
は活性領域１の縁は一様に滑らかに形成されており、従
来のような凹凸はほとんど見られない。
，ポリシリコン膜３除去前の活性領域１の様子を撮影し
た写真を描いた図であり、図に示すように、本実施例で
は活性領域１の縁は一様に滑らかに形成されており、従
来のような凹凸はほとんど見られない。
【００１８】また、図２は本実施例により製造された窒
化膜２，ポリシリコン膜３除去後の活性領域１を模式的
に示した平面図であり、薄いＳｉＯ２ 膜によって覆わ
れた活性領域１の縁の部分は一様で、歪み、穴等が発生
することなく美しく仕上がっている。
化膜２，ポリシリコン膜３除去後の活性領域１を模式的
に示した平面図であり、薄いＳｉＯ２ 膜によって覆わ
れた活性領域１の縁の部分は一様で、歪み、穴等が発生
することなく美しく仕上がっている。
【００１９】以上のように本実施例による製造方法によ
れば、ポリ・バッファーＬＯＣＯＳによるフィールト酸
化の際に、ＳｉＯ２ 膜４がやや軟化する温度である１
０５０度より高い温度でフィールド酸化をするようにし
たので、フィールド酸化の際にＳｉＯ２ 膜が軟化し、
これにより、ポリシリコン膜３への応力が緩和され、従
来のように、ポリシリコン膜３に穴が開き、ポリシリコ
ン膜３にマスクされているはずのＳｉＯ２ 膜４がＳｉ
Ｎ膜２の除去の工程で同時にエッチング除去されてしま
うようなことはなく、凹凸や穴等のない滑らかな縁を有
する活性領域を得ることができ、トランジスタの電気特
性を向上させることができる。
れば、ポリ・バッファーＬＯＣＯＳによるフィールト酸
化の際に、ＳｉＯ２ 膜４がやや軟化する温度である１
０５０度より高い温度でフィールド酸化をするようにし
たので、フィールド酸化の際にＳｉＯ２ 膜が軟化し、
これにより、ポリシリコン膜３への応力が緩和され、従
来のように、ポリシリコン膜３に穴が開き、ポリシリコ
ン膜３にマスクされているはずのＳｉＯ２ 膜４がＳｉ
Ｎ膜２の除去の工程で同時にエッチング除去されてしま
うようなことはなく、凹凸や穴等のない滑らかな縁を有
する活性領域を得ることができ、トランジスタの電気特
性を向上させることができる。
【００２０】
【発明の効果】以上のように、この発明によれば、ポリ
・バッファＬＯＣＯＳによるフィールド酸化の際、Ｓｉ
Ｏ２ 膜がやや軟化する程度にまで温度を高めたので、
ポリシリコン膜への応力が緩和され、活性領域の縁を凹
凸や穴あき等のない滑らかな美しい形状に形成でき、こ
れにより、トランジスタの電気特性を向上することがで
きるという効果がある。
・バッファＬＯＣＯＳによるフィールド酸化の際、Ｓｉ
Ｏ２ 膜がやや軟化する程度にまで温度を高めたので、
ポリシリコン膜への応力が緩和され、活性領域の縁を凹
凸や穴あき等のない滑らかな美しい形状に形成でき、こ
れにより、トランジスタの電気特性を向上することがで
きるという効果がある。
【図１】この発明の一実施例による半導体装置の製造方
法により製造された、窒化膜，ポリシリコン膜除去前の
活性領域を撮影した写真を描いた図である。
法により製造された、窒化膜，ポリシリコン膜除去前の
活性領域を撮影した写真を描いた図である。
【図２】この発明の一実施例による半導体装置の製造方
法により製造された、窒化膜，ポリシリコン膜除去後の
活性領域の平面図を模式的に表わした図である。
法により製造された、窒化膜，ポリシリコン膜除去後の
活性領域の平面図を模式的に表わした図である。
【図３】ポリ・バッファーＬＯＣＯＳによるフィールド
分離酸化膜の形成工程を示す図である。
分離酸化膜の形成工程を示す図である。
【図４】ポリ・バッファーＬＯＣＯＳで形成されたフィ
ールド分離酸化膜により分離された複数の活性領域を示
す図である。
ールド分離酸化膜により分離された複数の活性領域を示
す図である。
【図５】従来例による方法により製造された、窒化膜，
ポリシリコン膜除去前の活性領域を撮影した写真を描い
た図である。
ポリシリコン膜除去前の活性領域を撮影した写真を描い
た図である。
【図６】従来例による方法により製造された、窒化膜，
ポリシリコン膜除去後の活性領域の平面図を模式的に表
わした図である。
ポリシリコン膜除去後の活性領域の平面図を模式的に表
わした図である。
１ 活性領域
２ 窒化膜（ＳｉＮ）
３ ポリシリコン膜
４ 下敷酸化膜（ＳｉＯ２ ）
５ シリコン基板
６ フィールド分離酸化膜
７ レジスト
Claims (2)
- 【請求項１】 シリコン基板上に下敷酸化膜を形成し
、該下敷酸化膜上の、活性領域となる領域を覆うように
ポリシリコン膜及び窒化膜を順次形成し、該ポリシリコ
ン膜及び窒化膜をマスクとしてフィールド酸化によりフ
ィールド分離酸化膜を形成する、いわゆる、ポリ・バッ
ファーＬＯＣＯＳ技術を用いてフィールド分離酸化膜を
形成する半導体装置の製造方法において、上記フィール
ド酸化を上記下敷酸化膜がやや軟化する程度の温度にて
行うことを特徴とする半導体装置の製造方法。 - 【請求項２】 上記フィールド酸化を、１０５０度よ
り高い温度にて行うことを特徴とする請求項１記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163954A JP3058943B2 (ja) | 1991-06-06 | 1991-06-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163954A JP3058943B2 (ja) | 1991-06-06 | 1991-06-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04360532A true JPH04360532A (ja) | 1992-12-14 |
| JP3058943B2 JP3058943B2 (ja) | 2000-07-04 |
Family
ID=15783982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3163954A Expired - Fee Related JP3058943B2 (ja) | 1991-06-06 | 1991-06-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3058943B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239001B1 (en) | 1997-01-10 | 2001-05-29 | Nec Corporation | Method for making a semiconductor device |
-
1991
- 1991-06-06 JP JP3163954A patent/JP3058943B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239001B1 (en) | 1997-01-10 | 2001-05-29 | Nec Corporation | Method for making a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3058943B2 (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003731B1 (ko) | 반도체 장치의 소자 격리막 제조방법 | |
| JPS6228578B2 (ja) | ||
| JPH07302836A (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| EP0424018A2 (en) | Integrated circuit field isolation process | |
| JPH04360532A (ja) | 半導体装置の製造方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JP2677228B2 (ja) | 半導体装置の製造方法 | |
| JPH0210836A (ja) | 半導体装置の製造方法 | |
| JPS60116146A (ja) | 半導体装置の製造方法 | |
| JPH04151838A (ja) | 半導体装置の製造方法 | |
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH0628281B2 (ja) | 半導体装置の製造方法 | |
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| KR950012543B1 (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR100241518B1 (ko) | 반도체 장치의 필드 산화막 제조방법 | |
| JPH05211230A (ja) | 半導体装置の製造方法 | |
| JPH0684890A (ja) | 半導体集積回路の製造方法 | |
| JPH05190539A (ja) | 半導体素子の分離方法 | |
| JPS6329553A (ja) | 半導体装置の製造方法 | |
| JPS61219148A (ja) | 半導体装置の製造方法 | |
| JPH01146367A (ja) | 電界効果トランジスタ | |
| JPS6338863B2 (ja) | ||
| KR20040059376A (ko) | 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |