JPH04364623A - 調歩同期通信システムにおける通信速度検出方法 - Google Patents
調歩同期通信システムにおける通信速度検出方法Info
- Publication number
- JPH04364623A JPH04364623A JP3140062A JP14006291A JPH04364623A JP H04364623 A JPH04364623 A JP H04364623A JP 3140062 A JP3140062 A JP 3140062A JP 14006291 A JP14006291 A JP 14006291A JP H04364623 A JPH04364623 A JP H04364623A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- speed
- character
- signal line
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、通信データを調歩同期
式で通信する調歩同期式通信システムに関し、特に通信
データの通信速度を検出する調歩同期式通信システムの
通信速度検出方法に関する。
式で通信する調歩同期式通信システムに関し、特に通信
データの通信速度を検出する調歩同期式通信システムの
通信速度検出方法に関する。
【0002】
【従来の技術】従来、この種の通信速度検出方法には、
検出すべきそれぞれの通信速度で受信を行うように設定
された複数の受信回路を並列に配設し、キャラクタの受
信があった際に、上記複数の受信回路でキャラクタの受
信を行い、どの受信回路が正しいデータを受信したか判
断することによって、通信速度を検出するものがあった
。
検出すべきそれぞれの通信速度で受信を行うように設定
された複数の受信回路を並列に配設し、キャラクタの受
信があった際に、上記複数の受信回路でキャラクタの受
信を行い、どの受信回路が正しいデータを受信したか判
断することによって、通信速度を検出するものがあった
。
【0003】また、キャラクタの受信があった際に、受
信データ信号線のレベルが非アイドル状態になる期間を
カウンタ等の手段で自動的に計測し、キャラクタ受信の
終了後、その計測結果から通信速度を検出するものがあ
った。この方法では、いかなる通信速度においても1キ
ャラクタについてのみカウントすることを前提としてい
るが、通信速度が不明のため、キャラクタ受信の終了は
、検出すべき最低速度における1キャラクタの伝送時間
に相当する時間が経過したことをもって判断していた。
信データ信号線のレベルが非アイドル状態になる期間を
カウンタ等の手段で自動的に計測し、キャラクタ受信の
終了後、その計測結果から通信速度を検出するものがあ
った。この方法では、いかなる通信速度においても1キ
ャラクタについてのみカウントすることを前提としてい
るが、通信速度が不明のため、キャラクタ受信の終了は
、検出すべき最低速度における1キャラクタの伝送時間
に相当する時間が経過したことをもって判断していた。
【0004】
【発明が解決しようとする課題】しかし、上述した複数
の受信回路を配設する方法では、検出できる速度の種類
は、配設する受信回路の設計時点で決定され、変更は、
容易ではない。また、検出する速度の種類だけの受信回
路が必要となるので、経済的でなく、さらに予め検出す
るキャラクタを定めておく必要があるので、一種類のキ
ャラクタに限定されるという問題点があった。
の受信回路を配設する方法では、検出できる速度の種類
は、配設する受信回路の設計時点で決定され、変更は、
容易ではない。また、検出する速度の種類だけの受信回
路が必要となるので、経済的でなく、さらに予め検出す
るキャラクタを定めておく必要があるので、一種類のキ
ャラクタに限定されるという問題点があった。
【0005】また、信号線のレベルを測定する方法では
、キャラクタ受信の終了は、検出すべき最低速度に1キ
ャラクタの伝送時間に相当する時間が経過したことをも
って判断するので、実際の通信速度が最低速度よりも速
くても、同時間内に複数のキャラクタ受信は許されず、
その結果、キャラクタ受信のインターバルには、最低速
度での1キャラクタ受信以上という制限があることにな
る。例えば、検出すべき最低速度が50[bps]であ
り、キャラクタ長が8ビットで、その前後に1ビットつ
づのスタート及びストップビットが存在するような場合
、キャラクタ受信のインターバルは、 (1/50)
×(8+1+1)=1/5(sec)=200(mse
c)以上でなければならず、例えばキャラクタの送信を
プログラムによって制御する場合、ディレイループ(d
elay loop)の挿入等の特別な措置が必要にな
るという問題点がある。また、非アイドル状態になる期
間の計測を行うカウンタ等のハードウェアは、通信制御
手段とは別に設けなければならないので、特に複数の回
線を収容しなければならない通信装置の場合には、部品
点数の増加及びこれに伴う製作コストの上昇、さらに実
装スペースの増大が問題であった。
、キャラクタ受信の終了は、検出すべき最低速度に1キ
ャラクタの伝送時間に相当する時間が経過したことをも
って判断するので、実際の通信速度が最低速度よりも速
くても、同時間内に複数のキャラクタ受信は許されず、
その結果、キャラクタ受信のインターバルには、最低速
度での1キャラクタ受信以上という制限があることにな
る。例えば、検出すべき最低速度が50[bps]であ
り、キャラクタ長が8ビットで、その前後に1ビットつ
づのスタート及びストップビットが存在するような場合
、キャラクタ受信のインターバルは、 (1/50)
×(8+1+1)=1/5(sec)=200(mse
c)以上でなければならず、例えばキャラクタの送信を
プログラムによって制御する場合、ディレイループ(d
elay loop)の挿入等の特別な措置が必要にな
るという問題点がある。また、非アイドル状態になる期
間の計測を行うカウンタ等のハードウェアは、通信制御
手段とは別に設けなければならないので、特に複数の回
線を収容しなければならない通信装置の場合には、部品
点数の増加及びこれに伴う製作コストの上昇、さらに実
装スペースの増大が問題であった。
【0006】本発明は、上記問題点に鑑みなされたもの
で、経済性に優れ、かつ融通性に富む速度検出を行うこ
とができる調歩同期通信システムにおける通信速度検出
方法を提供することを目的とする。
で、経済性に優れ、かつ融通性に富む速度検出を行うこ
とができる調歩同期通信システムにおける通信速度検出
方法を提供することを目的とする。
【0007】
【発明が解決しようとする課題】本発明では、所定の通
信対象とデータ信号線を介して、複数の通信速度でデー
タ通信を行う調歩同期式通信システムにおいて、通常の
データ通信を対象とする調歩同期式通信動作モードと、
前記データ信号線の最初の変化点を認識し得る同期検出
文字を用いて任意の速度のクロック信号によるデータ受
信を行う文字同期式通信モードとを、中央演算装置によ
り切り換えてデータ通信を行う機能を備えた通信制御手
段を有し、前記データ信号線から速度検出用文字を受信
する際に、前記中央演算装置が前記通信手段を文字同期
式通信モードに設定し、少なくとも検出すべき通信速度
以上の前記クロック信号により前記速度検出用文字の信
号波形をサンプリングする同期モード受信を行い、受信
データとして認識した該速度検出用文字のサンプリング
結果から得られる前記データ信号線のタイミング情報に
応じて前記受信した速度検出用文字の送信速度を検出し
、前記通信手段を前記検出した通信速度の調歩同期式通
信動作モードに設定しなおす調歩同期通信システムにお
ける通信速度検出方法が提供される。
信対象とデータ信号線を介して、複数の通信速度でデー
タ通信を行う調歩同期式通信システムにおいて、通常の
データ通信を対象とする調歩同期式通信動作モードと、
前記データ信号線の最初の変化点を認識し得る同期検出
文字を用いて任意の速度のクロック信号によるデータ受
信を行う文字同期式通信モードとを、中央演算装置によ
り切り換えてデータ通信を行う機能を備えた通信制御手
段を有し、前記データ信号線から速度検出用文字を受信
する際に、前記中央演算装置が前記通信手段を文字同期
式通信モードに設定し、少なくとも検出すべき通信速度
以上の前記クロック信号により前記速度検出用文字の信
号波形をサンプリングする同期モード受信を行い、受信
データとして認識した該速度検出用文字のサンプリング
結果から得られる前記データ信号線のタイミング情報に
応じて前記受信した速度検出用文字の送信速度を検出し
、前記通信手段を前記検出した通信速度の調歩同期式通
信動作モードに設定しなおす調歩同期通信システムにお
ける通信速度検出方法が提供される。
【0008】
【作用】一般的な通信制御用LSI等の通信制御手段の
ほとんどが具備している文字同期式通信動作モードを利
用して、データ信号線の最初の変化点を認識し得る同期
検出文字を用いた同期モード受信により、速度検出用文
字のサンプリングを行い、その結果から得られるデータ
信号線のタイミング情報を速度検出の基礎データとする
。
ほとんどが具備している文字同期式通信動作モードを利
用して、データ信号線の最初の変化点を認識し得る同期
検出文字を用いた同期モード受信により、速度検出用文
字のサンプリングを行い、その結果から得られるデータ
信号線のタイミング情報を速度検出の基礎データとする
。
【0009】従って、本発明を利用すれば、多くの場合
ハードウェアの追加をせずにデータ信号線のサンプリン
グが可能になり、このサンプリング方法で得られたタイ
ミング情報によって、速度検出の処理が可能になり、経
済性及び融通性に富んだ通信速度検出が実現できる。
ハードウェアの追加をせずにデータ信号線のサンプリン
グが可能になり、このサンプリング方法で得られたタイ
ミング情報によって、速度検出の処理が可能になり、経
済性及び融通性に富んだ通信速度検出が実現できる。
【0010】
【実施例】以下、本発明の実施例を図1乃至図2の図面
に基づき説明する。図1は、本発明に係る通信速度検出
方法を用いた調歩同期式データ通信装置の概略構成を示
すブロック図である。図において、通信制御用回路(以
下、「LSI」という。)は、小型で高性能な通信制御
用のLSIである。このようなLSIを設計する場合、
シリアル通信コントローラあるいはマルチプロトコル通
信コントローラ等と呼ばれるマイクロプロセッサ制御の
通信制御用LSIを使用することが多く、これらのデバ
イスは、任意の文字を同期検出文字として使用した真意
のクロック信号による文字同期式通信動作モードを備え
ている。本実施例に係るLSI11も調歩同期式通信動
作モードの他に、文字同期式通信動作モードを備えてお
り、後述する中央処理装置(以下、「CPU」という。 )12の制御に応じて、調歩同期式通信動作モード又は
文字同期式通信動作モードに設定され、所定の通信対象
と送信データ信号線21及び受信データ信号線22を介
してデータ通信を行うと共に、必要に応じ割り込み信号
線23を介してCPU12に割り込み処理を要求する。 なお、データ送受信のためのクロック信号は、LSI1
1の内部で発生しており、その速度はCPU12によっ
て制御可能である。また、文字同期式通信動作モードに
おける1文字の長さは、8ビットであり、同期が確立し
たことを検出するための同期検出文字は、CPU12に
よって任意に設定が可能になっている。
に基づき説明する。図1は、本発明に係る通信速度検出
方法を用いた調歩同期式データ通信装置の概略構成を示
すブロック図である。図において、通信制御用回路(以
下、「LSI」という。)は、小型で高性能な通信制御
用のLSIである。このようなLSIを設計する場合、
シリアル通信コントローラあるいはマルチプロトコル通
信コントローラ等と呼ばれるマイクロプロセッサ制御の
通信制御用LSIを使用することが多く、これらのデバ
イスは、任意の文字を同期検出文字として使用した真意
のクロック信号による文字同期式通信動作モードを備え
ている。本実施例に係るLSI11も調歩同期式通信動
作モードの他に、文字同期式通信動作モードを備えてお
り、後述する中央処理装置(以下、「CPU」という。 )12の制御に応じて、調歩同期式通信動作モード又は
文字同期式通信動作モードに設定され、所定の通信対象
と送信データ信号線21及び受信データ信号線22を介
してデータ通信を行うと共に、必要に応じ割り込み信号
線23を介してCPU12に割り込み処理を要求する。 なお、データ送受信のためのクロック信号は、LSI1
1の内部で発生しており、その速度はCPU12によっ
て制御可能である。また、文字同期式通信動作モードに
おける1文字の長さは、8ビットであり、同期が確立し
たことを検出するための同期検出文字は、CPU12に
よって任意に設定が可能になっている。
【0011】CPU12は、データバス24を介してL
SI11を動作制御すると共に、割り込み信号線23を
介してLSI11からの割り込み信号が入力すると、上
記割り込み要求を受け付け、所定の割り込み処理を行う
。すなわち、CPU12は、各通信速度に対応する1ビ
ット分のカウント基準値を所定テーブルに予め内蔵して
おり、上記割り込み処理によって検出した1ビット長の
実際のカウント値と上記内蔵した各カウント基準値を照
合することによって通信速度を検出する。
SI11を動作制御すると共に、割り込み信号線23を
介してLSI11からの割り込み信号が入力すると、上
記割り込み要求を受け付け、所定の割り込み処理を行う
。すなわち、CPU12は、各通信速度に対応する1ビ
ット分のカウント基準値を所定テーブルに予め内蔵して
おり、上記割り込み処理によって検出した1ビット長の
実際のカウント値と上記内蔵した各カウント基準値を照
合することによって通信速度を検出する。
【0012】本実施例に使用可能な速度検出用キャラク
タは、アスキー(ASCII)コードで最下位ビットが
“1”の値を持つもので、図2は、その中の一例を示す
データ通信キャラクタ波形とサンプリングクロックの図
である。通常、受信データ信号線22は、ハイレベルで
あり、キャラクタは、ローレベルの1ビット長のスター
トビットを先頭にして、最下位ビット(LSB)から最
上位ビット(MSB)に順番に正論理(論理値1がハイ
レベル)で送信される。この例では、キャラクタ長は、
8ビットでキャラクタのすぐ後に、ハイレベルの1ビッ
ト長のストップビットが付加されている。図2のキャラ
クタコードは、16進数で0Dhであり、アスキーコー
ドのキャリッジリターン(CR)キャラクタに相当する
。
タは、アスキー(ASCII)コードで最下位ビットが
“1”の値を持つもので、図2は、その中の一例を示す
データ通信キャラクタ波形とサンプリングクロックの図
である。通常、受信データ信号線22は、ハイレベルで
あり、キャラクタは、ローレベルの1ビット長のスター
トビットを先頭にして、最下位ビット(LSB)から最
上位ビット(MSB)に順番に正論理(論理値1がハイ
レベル)で送信される。この例では、キャラクタ長は、
8ビットでキャラクタのすぐ後に、ハイレベルの1ビッ
ト長のストップビットが付加されている。図2のキャラ
クタコードは、16進数で0Dhであり、アスキーコー
ドのキャリッジリターン(CR)キャラクタに相当する
。
【0013】次に、図1に示した調歩同期式データ通信
装置における通信速度の検出動作について説明する。通
信速度の検出を行う場合、CPU12は、まず、LSI
11を制御して、LSI11の動作モードを文字同期式
通信動作モードに設定する。その際、受信クロックをデ
ータサンプリングクロック(実施例では検出すべきキャ
ラクタの通信最高速度の4倍のクロック)に設定すると
共に、同期検出文字を、サンプリング値“1”が連続し
た後のサンプリング値“0”の発生により同期が確立し
たとみなすような文字(同期検出文字が1文字である場
合、16進数で7Fh)に設定し、受信動作を開始させ
る。
装置における通信速度の検出動作について説明する。通
信速度の検出を行う場合、CPU12は、まず、LSI
11を制御して、LSI11の動作モードを文字同期式
通信動作モードに設定する。その際、受信クロックをデ
ータサンプリングクロック(実施例では検出すべきキャ
ラクタの通信最高速度の4倍のクロック)に設定すると
共に、同期検出文字を、サンプリング値“1”が連続し
た後のサンプリング値“0”の発生により同期が確立し
たとみなすような文字(同期検出文字が1文字である場
合、16進数で7Fh)に設定し、受信動作を開始させ
る。
【0014】LSI11は、受信状態になると、設定し
たクロック(図2(b) 参照)による受信データ信号
線22レベルのサンプリングを開始する。ここで、キャ
ラクタの受信がまだない場合には、受信データ信号線2
2は、ハイレベルであり、サンプリング値は常に“1”
となって、サンプリングデータ列の任意の8ビット境界
における分割値は、16進数のFFhになるから、LS
I11はまだ同期が確立していないと判断する。そして
、予め定めたキャラクタの受信が始まり、キャラクタの
スタートビットによって受信データ信号線22がハイレ
ベルからローレベルに変化すると(図2(a) 参照)
、次のサンプリング値が初めて“0”となる。上記サン
プリング値が“0”になると、8ビット境界における分
割値が16進数の7Fhになって同期検出文字と一致す
るから、LSI11は、この時点で同期が確立したもの
とみなし、以後、8ビット分のサンプリングが終了する
たびに、サンプリングデータの引き取りを要求する割り
込み信号を、割り込み信号線24を介してCPU12に
出力する。
たクロック(図2(b) 参照)による受信データ信号
線22レベルのサンプリングを開始する。ここで、キャ
ラクタの受信がまだない場合には、受信データ信号線2
2は、ハイレベルであり、サンプリング値は常に“1”
となって、サンプリングデータ列の任意の8ビット境界
における分割値は、16進数のFFhになるから、LS
I11はまだ同期が確立していないと判断する。そして
、予め定めたキャラクタの受信が始まり、キャラクタの
スタートビットによって受信データ信号線22がハイレ
ベルからローレベルに変化すると(図2(a) 参照)
、次のサンプリング値が初めて“0”となる。上記サン
プリング値が“0”になると、8ビット境界における分
割値が16進数の7Fhになって同期検出文字と一致す
るから、LSI11は、この時点で同期が確立したもの
とみなし、以後、8ビット分のサンプリングが終了する
たびに、サンプリングデータの引き取りを要求する割り
込み信号を、割り込み信号線24を介してCPU12に
出力する。
【0015】CPU12は、LSI11からの割り込み
要求を受け取ると、受信データ信号線22のサンプリン
グ結果を、8ビットの受信データとして読み出す。そし
て、CPU12は、受信データ信号線22のサンプリン
グ結果を時系列の順(下位ビットから上位ビットの順)
に参照し、ビット値が“0”であるビットがいくつ連続
するかカウントする。このカウントは、ビット値が、“
1”であるビットが現れた時点で終了するが、一回のサ
ンプリング結果の全てのビットが“0”である場合には
、次の割り込み要求を待って、同様の処理を行う。
要求を受け取ると、受信データ信号線22のサンプリン
グ結果を、8ビットの受信データとして読み出す。そし
て、CPU12は、受信データ信号線22のサンプリン
グ結果を時系列の順(下位ビットから上位ビットの順)
に参照し、ビット値が“0”であるビットがいくつ連続
するかカウントする。このカウントは、ビット値が、“
1”であるビットが現れた時点で終了するが、一回のサ
ンプリング結果の全てのビットが“0”である場合には
、次の割り込み要求を待って、同様の処理を行う。
【0016】なお、実施例においては、キャラクタの最
下位ビットは、“1”であるから、サンプリング結果に
“0”レベルのビットが連続する期間は、スタートビッ
トの受信時間(調歩同期通信における1ビット時間)と
対応する。すなわち、サンプリング結果の“0”ビット
の連続数と同期検出文字の中の“0”ビットの数(実施
例の7Fhの場合は1)の和に相当するビット時間が、
検出すべき通信速度の1ビット時間に等しい。従って、
“0”ビットカウントの基準値を予めCPU12に内蔵
しておけば、実際のカウント値と照合することによって
通信速度を検出することができる。
下位ビットは、“1”であるから、サンプリング結果に
“0”レベルのビットが連続する期間は、スタートビッ
トの受信時間(調歩同期通信における1ビット時間)と
対応する。すなわち、サンプリング結果の“0”ビット
の連続数と同期検出文字の中の“0”ビットの数(実施
例の7Fhの場合は1)の和に相当するビット時間が、
検出すべき通信速度の1ビット時間に等しい。従って、
“0”ビットカウントの基準値を予めCPU12に内蔵
しておけば、実際のカウント値と照合することによって
通信速度を検出することができる。
【0017】CPU12は、通信速度を検出すると、上
記LSI11を、検出した速度の調歩同期式通信動作モ
ードに設定し直し、調歩同期式での通信を開始すること
ができる。従って、本実施例では、文字同期通信動作モ
ードにおいて、データ信号線の最初の変化点を認識し得
る同期検出文字を用いて受信データ信号線レベルのサン
プリングを行うので、従来のハードウェアにまったく変
更を加えることなく、調歩同期式通信の速度検出を行う
ことができる。また、速度検出に使用できるキャラクタ
の範囲は広く、検出すべき速度の変更は、CPU12が
参照するカウント基準値のテーブルを書き換えるだけで
対応できる。さらに、速度検出が終了するタイミングは
、スタートビットの終了からLSI11とCPU12の
処理時間が経過した時点であるから、従来の方法に比べ
てはるかに早く、後に続くキャラクタとの時間間隔の制
限は、大幅に緩和することができる。
記LSI11を、検出した速度の調歩同期式通信動作モ
ードに設定し直し、調歩同期式での通信を開始すること
ができる。従って、本実施例では、文字同期通信動作モ
ードにおいて、データ信号線の最初の変化点を認識し得
る同期検出文字を用いて受信データ信号線レベルのサン
プリングを行うので、従来のハードウェアにまったく変
更を加えることなく、調歩同期式通信の速度検出を行う
ことができる。また、速度検出に使用できるキャラクタ
の範囲は広く、検出すべき速度の変更は、CPU12が
参照するカウント基準値のテーブルを書き換えるだけで
対応できる。さらに、速度検出が終了するタイミングは
、スタートビットの終了からLSI11とCPU12の
処理時間が経過した時点であるから、従来の方法に比べ
てはるかに早く、後に続くキャラクタとの時間間隔の制
限は、大幅に緩和することができる。
【0018】
【発明の効果】以上説明したように、本発明では、所定
の通信対象とデータ信号線を介して、複数の通信速度で
データ通信を行う調歩同期式通信システムにおいて、通
常のデータ通信を対象とする調歩同期式通信動作モード
と、前記データ信号線の最初の変化点を認識し得る同期
検出文字を用いて任意の速度のクロック信号によるデー
タ受信を行う文字同期式通信モードとを、中央演算装置
により切り換えてデータ通信を行う機能を備えた通信制
御手段を有し、前記データ信号線から速度検出用文字を
受信する際に、前記中央演算装置が前記通信手段を文字
同期式通信モードに設定し、少なくとも検出すべき通信
速度以上の前記クロック信号により前記速度検出用文字
の信号波形をサンプリングする同期モード受信を行い、
受信データとして認識した該速度検出用文字のサンプリ
ング結果から得られる前記データ信号線のタイミング情
報に応じて前記受信した速度検出用文字の送信速度を検
出し、前記通信手段を前記検出した通信速度の調歩同期
式通信動作モードに設定しなおすので、経済性に優れ、
かつ融通性に富む速度検出を行うことができる。
の通信対象とデータ信号線を介して、複数の通信速度で
データ通信を行う調歩同期式通信システムにおいて、通
常のデータ通信を対象とする調歩同期式通信動作モード
と、前記データ信号線の最初の変化点を認識し得る同期
検出文字を用いて任意の速度のクロック信号によるデー
タ受信を行う文字同期式通信モードとを、中央演算装置
により切り換えてデータ通信を行う機能を備えた通信制
御手段を有し、前記データ信号線から速度検出用文字を
受信する際に、前記中央演算装置が前記通信手段を文字
同期式通信モードに設定し、少なくとも検出すべき通信
速度以上の前記クロック信号により前記速度検出用文字
の信号波形をサンプリングする同期モード受信を行い、
受信データとして認識した該速度検出用文字のサンプリ
ング結果から得られる前記データ信号線のタイミング情
報に応じて前記受信した速度検出用文字の送信速度を検
出し、前記通信手段を前記検出した通信速度の調歩同期
式通信動作モードに設定しなおすので、経済性に優れ、
かつ融通性に富む速度検出を行うことができる。
【図1】本発明に係る通信速度検出方法を用いた調歩同
期式データ通信装置の概略構成を示すブロック図である
。
期式データ通信装置の概略構成を示すブロック図である
。
【図2】本実施例におけるデータ通信キャラクタの波形
とサンプリングクロックを示す図である。
とサンプリングクロックを示す図である。
11 通信制御用回路(LSI)
12 中央処理装置(CPU)
21,22 データ信号線
23 割り込み信号線
24 データバス
Claims (1)
- 【請求項1】 所定の通信対象とデータ信号線を介し
て、複数の通信速度でデータ通信を行う調歩同期式通信
システムにおいて、通常のデータ通信を対象とする調歩
同期式通信動作モードと、前記データ信号線の最初の変
化点を認識し得る同期検出文字を用いて任意の速度のク
ロック信号によるデータ受信を行う文字同期式通信モー
ドとを、中央演算装置により切り換えてデータ通信を行
う機能を備えた通信制御手段を有し、前記データ信号線
から速度検出用文字を受信する際に、前記中央演算装置
が前記通信手段を文字同期式通信モードに設定し、少な
くとも検出すべき通信速度以上の前記クロック信号によ
り前記速度検出用文字の信号波形をサンプリングする同
期モード受信を行い、受信データとして認識した該速度
検出用文字のサンプリング結果から得られる前記データ
信号線のタイミング情報に応じて前記受信した速度検出
用文字の送信速度を検出し、前記通信手段を前記検出し
た通信速度の調歩同期式通信動作モードに設定しなおす
ことを特徴とする調歩同期通信システムにおける通信速
度検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140062A JPH04364623A (ja) | 1991-06-12 | 1991-06-12 | 調歩同期通信システムにおける通信速度検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140062A JPH04364623A (ja) | 1991-06-12 | 1991-06-12 | 調歩同期通信システムにおける通信速度検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04364623A true JPH04364623A (ja) | 1992-12-17 |
Family
ID=15260098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3140062A Pending JPH04364623A (ja) | 1991-06-12 | 1991-06-12 | 調歩同期通信システムにおける通信速度検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04364623A (ja) |
-
1991
- 1991-06-12 JP JP3140062A patent/JPH04364623A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| US7039787B1 (en) | Byte alignment circuitry | |
| JPH0431451B2 (ja) | ||
| US5206888A (en) | Start-stop synchronous communication speed detecting apparatus | |
| JPH0316450A (ja) | 非同期の直列データ受信装置及びその受信方法 | |
| JPH04364623A (ja) | 調歩同期通信システムにおける通信速度検出方法 | |
| US6205192B1 (en) | Clock input control circuit | |
| JPH08139575A (ja) | パルス出力回路 | |
| JP2702773B2 (ja) | データモニタ装置 | |
| JP2821438B2 (ja) | マイクロコンピュータ | |
| JPS6245255A (ja) | デ−タ受信方式 | |
| JPH04117841A (ja) | 調歩同期通信システムの通信速度検出方法 | |
| JP2944543B2 (ja) | 割込み制御装置 | |
| JPH07212413A (ja) | 非同期データの受信回路 | |
| JPH02143361A (ja) | 処理順序決定回路 | |
| JPH11143819A (ja) | バスサイズ回路 | |
| RU2216768C2 (ru) | Устройство приоритетного обслуживания запросов | |
| JPH08189942A (ja) | パルス幅計測装置 | |
| JP3266034B2 (ja) | 通信制御装置 | |
| JPH0332138A (ja) | インタフェース制御装置 | |
| JPH08102732A (ja) | フレーム同期回路 | |
| JPH01112335A (ja) | 電子機器 | |
| JPH11146032A (ja) | データ通信装置 | |
| JPH06197155A (ja) | 文字列受信検出回路 | |
| JPH04220041A (ja) | スプリットフェーズ信号形成則違反検出回路 |