JPH0437583B2 - - Google Patents
Info
- Publication number
- JPH0437583B2 JPH0437583B2 JP58055841A JP5584183A JPH0437583B2 JP H0437583 B2 JPH0437583 B2 JP H0437583B2 JP 58055841 A JP58055841 A JP 58055841A JP 5584183 A JP5584183 A JP 5584183A JP H0437583 B2 JPH0437583 B2 JP H0437583B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gallium arsenide
- gaas
- algaas
- undoped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体装置の製造方法の改良に関す
る。特に、アンドープの禁止帯幅の狭い半導体例
えばガリウムヒ素（ｉ−GaAs）の層上にｎ型の
禁止帯幅の広い半導体例えばアルミニウムガリウ
ムヒ素（ｎ−AlGaAs）の層を形成し、これらの
層の界面に沿つて発生滞留する電子群（以下二次
元電子ガスという。）を導電媒体として利用する
半導体装置の製造方法の改良に関する。
る。特に、アンドープの禁止帯幅の狭い半導体例
えばガリウムヒ素（ｉ−GaAs）の層上にｎ型の
禁止帯幅の広い半導体例えばアルミニウムガリウ
ムヒ素（ｎ−AlGaAs）の層を形成し、これらの
層の界面に沿つて発生滞留する電子群（以下二次
元電子ガスという。）を導電媒体として利用する
半導体装置の製造方法の改良に関する。
(2) 技術の背景
ガリウムヒ素（GaAs）とアルミニウムガリウ
ムヒ素（AlGaAs）のように禁止帯幅が大きく相
違する２種の半導体のヘテロ接合面に発生滞留す
る二次元電子ガスは、いづれの半導体層によつて
も拘束されないため移動度が大きく、特に低温に
おいて不純物散乱の影響を受けにくいので、低温
において移動度（μ）が非常に大きくなる特徴が
あり、この二次元電子ガスを導電媒体として利用
する半導体装置（以下選択ドープヘテロ接合トラ
ンジスタという。）は特に低温において動作速度
が極めて大きくなる特徴がある。
ムヒ素（AlGaAs）のように禁止帯幅が大きく相
違する２種の半導体のヘテロ接合面に発生滞留す
る二次元電子ガスは、いづれの半導体層によつて
も拘束されないため移動度が大きく、特に低温に
おいて不純物散乱の影響を受けにくいので、低温
において移動度（μ）が非常に大きくなる特徴が
あり、この二次元電子ガスを導電媒体として利用
する半導体装置（以下選択ドープヘテロ接合トラ
ンジスタという。）は特に低温において動作速度
が極めて大きくなる特徴がある。
(3) 従来技術と問題点
ガリウムヒ素（GaAs）はオーミツク接触が実
現しにくいので、上記せる選択ドープヘテロ接合
トランジスタにあつては、第１図に示すように、
ソース・ドレイン領域からｎ型のアルミニウムガ
リウムヒ素（ｎ−AlGaAs）層が除去されている
ことが一般である。図において、１は半絶縁性ガ
リウムヒ素（GaAs）基板であり、２はアンドー
プのガリウムヒ素（ｉ−GaAs）層であり、３は
ｎ型のアルミニウムガリウムヒ素（ｎ−
AlGaAs）層であり、４は二次元電子ガスであ
り、５はソース電極であり、６はドレイン電極で
あり、７はゲート電極である。
現しにくいので、上記せる選択ドープヘテロ接合
トランジスタにあつては、第１図に示すように、
ソース・ドレイン領域からｎ型のアルミニウムガ
リウムヒ素（ｎ−AlGaAs）層が除去されている
ことが一般である。図において、１は半絶縁性ガ
リウムヒ素（GaAs）基板であり、２はアンドー
プのガリウムヒ素（ｉ−GaAs）層であり、３は
ｎ型のアルミニウムガリウムヒ素（ｎ−
AlGaAs）層であり、４は二次元電子ガスであ
り、５はソース電極であり、６はドレイン電極で
あり、７はゲート電極である。
かかる半導体装置を製造する場合、アンドープ
のガリウムヒ素（ｉ−GaAs）層２とｎ型のアル
ミニウムガリウムヒ素（ｎ−AlGaAs）層３との
界面を良好に保つため、これらの２層はMBE法、
MOCVD法等をもつて連続的に形成していた。
のガリウムヒ素（ｉ−GaAs）層２とｎ型のアル
ミニウムガリウムヒ素（ｎ−AlGaAs）層３との
界面を良好に保つため、これらの２層はMBE法、
MOCVD法等をもつて連続的に形成していた。
ところが、アルミニウムガリウムヒ素
（AlGaAs）のみを選択的にエツチするエツチヤ
ントが存在しないため、ｎ型のアルミニウムガリ
ウムヒ素（ｎ−AlGaAs）層３のみを除去するこ
とは容易ではなく、このｎ型のアルミニウムガリ
ウムヒ素（ｎ−AlGaAs）層３の一部がソース電
極５・ドレイン電極６の下部に残留しやすく、ソ
ース・ドレイン抵抗が高くなりやすい欠点があつ
た。また、上記の２層を連続的に形成する場合、
MBE法を使用するとおおむね満足すべき結晶が
形成されるが、その成長時間が極めて長いという
欠点があり、MOCVD法を使用するとアルミニ
ウムガリウムヒ素（AlGaAs）層の結晶が必らず
しも良好にならないという欠点があつた。
（AlGaAs）のみを選択的にエツチするエツチヤ
ントが存在しないため、ｎ型のアルミニウムガリ
ウムヒ素（ｎ−AlGaAs）層３のみを除去するこ
とは容易ではなく、このｎ型のアルミニウムガリ
ウムヒ素（ｎ−AlGaAs）層３の一部がソース電
極５・ドレイン電極６の下部に残留しやすく、ソ
ース・ドレイン抵抗が高くなりやすい欠点があつ
た。また、上記の２層を連続的に形成する場合、
MBE法を使用するとおおむね満足すべき結晶が
形成されるが、その成長時間が極めて長いという
欠点があり、MOCVD法を使用するとアルミニ
ウムガリウムヒ素（AlGaAs）層の結晶が必らず
しも良好にならないという欠点があつた。
(4) 発明の目的
本発明の目的は、これらの欠点を解消すること
にあり、選択ドープヘテロ接合トランジスタの製
造方法において、ソース・ドレイン電極のオーミ
ツク接触の実現が容易であり、二次元電子ガスの
発生に寄与する２層のいづれも最適条件をもつて
形成することができ、しかも、それらの成長速度
を十分速くなしうる等の利益を有する製造方法を
提供することにある。
にあり、選択ドープヘテロ接合トランジスタの製
造方法において、ソース・ドレイン電極のオーミ
ツク接触の実現が容易であり、二次元電子ガスの
発生に寄与する２層のいづれも最適条件をもつて
形成することができ、しかも、それらの成長速度
を十分速くなしうる等の利益を有する製造方法を
提供することにある。
(5) 発生の構成
本発明の構成は、半絶縁性半導体例えばアンド
ープのガリウムヒ素（ｉ−GaAs）基板上にアン
ドープの禁止帯幅の狭い半導体例えばアンドープ
のガリウムヒ素（ｉ−GaAs）の層を形成した
後、このアンドープの禁止帯幅の狭い半導体例え
ばアンドープのガリウムヒ素（ｉ−GaAs）の層
上の一部領域すなわちゲート電極が形成される領
域に選択的にｎ型の禁止帯幅の広い半導体例えば
ｎ型のアルミニウムガリウムヒ素（ｎ−
AlGaAs）の層を上記禁止帯幅の狭い半導体例え
ばガリウムヒ素（GaAs）の層を形成する工程と
は連続しない非連続的工程をもつて形成し、この
ｎ型の禁止帯幅の広い半導体例えばｎ型のアルミ
ニウムガリウムヒ素（ｎ−AlGaAs）の層を挟ん
で上記のアンドープの禁止帯幅の狭い半導体例え
ばｎ型のガリウムヒ素（ｎ−GaAs）の層上にソ
ース電極とドレイン電極とを形成し、上記のｎ型
の禁止帯幅の広い半導体例えばｎ型のアルミニウ
ムガリウムヒ素（ｎ−AlGaAs）の上にゲート電
極を形成する半導体装置の製造方法にある。
ープのガリウムヒ素（ｉ−GaAs）基板上にアン
ドープの禁止帯幅の狭い半導体例えばアンドープ
のガリウムヒ素（ｉ−GaAs）の層を形成した
後、このアンドープの禁止帯幅の狭い半導体例え
ばアンドープのガリウムヒ素（ｉ−GaAs）の層
上の一部領域すなわちゲート電極が形成される領
域に選択的にｎ型の禁止帯幅の広い半導体例えば
ｎ型のアルミニウムガリウムヒ素（ｎ−
AlGaAs）の層を上記禁止帯幅の狭い半導体例え
ばガリウムヒ素（GaAs）の層を形成する工程と
は連続しない非連続的工程をもつて形成し、この
ｎ型の禁止帯幅の広い半導体例えばｎ型のアルミ
ニウムガリウムヒ素（ｎ−AlGaAs）の層を挟ん
で上記のアンドープの禁止帯幅の狭い半導体例え
ばｎ型のガリウムヒ素（ｎ−GaAs）の層上にソ
ース電極とドレイン電極とを形成し、上記のｎ型
の禁止帯幅の広い半導体例えばｎ型のアルミニウ
ムガリウムヒ素（ｎ−AlGaAs）の上にゲート電
極を形成する半導体装置の製造方法にある。
換言すれば、例えばアンドープのガリウムヒ素
（ｉ−GaAs）層上に例えばｎ型のアルミニウム
ガリウムヒ素（ｎ−AlGaAs）層を形成する工程
を非連続工程となすことによつて、(イ)上記のｎ型
のアルミニウムガリウムヒ素（ｎ−AlGaAs）層
をゲート電極下部領域のみに選択的に形成するこ
とを可能としてソース・ドレイン電極のオーミツ
ク接触の実現を可能にし、(ロ)上記２層のいづれも
それぞれ最適条件をもつて形成する自由度を確保
して、上記の目的を達成したものである。
（ｉ−GaAs）層上に例えばｎ型のアルミニウム
ガリウムヒ素（ｎ−AlGaAs）層を形成する工程
を非連続工程となすことによつて、(イ)上記のｎ型
のアルミニウムガリウムヒ素（ｎ−AlGaAs）層
をゲート電極下部領域のみに選択的に形成するこ
とを可能としてソース・ドレイン電極のオーミツ
ク接触の実現を可能にし、(ロ)上記２層のいづれも
それぞれ最適条件をもつて形成する自由度を確保
して、上記の目的を達成したものである。
従来、ガリウムヒ素（ｎ−GaAs）層の上にア
ルミニウムガリウムヒ素（AlGaAs）層を形成す
る場合、連続工程をもつて形成しないと良好な結
晶状態の実現が困難であると考えられており、そ
のため、この２層は連続する１工程をもつて形成
していた。
ルミニウムガリウムヒ素（AlGaAs）層を形成す
る場合、連続工程をもつて形成しないと良好な結
晶状態の実現が困難であると考えられており、そ
のため、この２層は連続する１工程をもつて形成
していた。
しかし、アルシン（AsH3）とトリメチルアル
ミニウム（Al（CH33）とトエメチルガリウム
（Ga（CH3）3）との混合物を反応物質としてなす
MOCVD法を使用し、アルシン（AsH3）の供給
量を比較的少なくして、ガリウムヒ素（GaAs）
層上にアンドープのアルミニウムガリウムヒ素
（ｉ−AlGaAs）層を形成したところ、極めて良
好でその界面に界面準位の存在しない層形成が可
能であることが確認された。第１図は、上記の
MOCVD法によつて形成されたアルミニウムガ
リウムヒ素（AlGaAs）層／ガリウムヒ素
（GaAs）層のＣ−Ｖ特性曲線であり、図より明
らかなようにヒステリシス特性は殆んど認められ
ず、界面準位が存在しないことが明らかに認めら
れる。なお、この形成方法において、基板を急加
熱すると急峻な界面の形成が可能である。
ミニウム（Al（CH33）とトエメチルガリウム
（Ga（CH3）3）との混合物を反応物質としてなす
MOCVD法を使用し、アルシン（AsH3）の供給
量を比較的少なくして、ガリウムヒ素（GaAs）
層上にアンドープのアルミニウムガリウムヒ素
（ｉ−AlGaAs）層を形成したところ、極めて良
好でその界面に界面準位の存在しない層形成が可
能であることが確認された。第１図は、上記の
MOCVD法によつて形成されたアルミニウムガ
リウムヒ素（AlGaAs）層／ガリウムヒ素
（GaAs）層のＣ−Ｖ特性曲線であり、図より明
らかなようにヒステリシス特性は殆んど認められ
ず、界面準位が存在しないことが明らかに認めら
れる。なお、この形成方法において、基板を急加
熱すると急峻な界面の形成が可能である。
(6) 発明の実施例
以下、図面を参照しつつ、本発明の一実施例に
係る半導体装置の製造方法について更に説明す
る。
係る半導体装置の製造方法について更に説明す
る。
第２図参照
半絶縁性ガリウムヒ素（GaAs）基板１上に、
気相成長方法、MOCVD法、液相成長方法、
MBE法等任意の方法を使用して、厚さ1μｍ程度
のアンドープのガリウムヒ素（GaAs）層２を形
成する。この工程においては、この層２のみを形
成するのであるから、このアンドープのガリウム
ヒ素（GaAs）層を形成するために最適の方法を
選択することができる。
気相成長方法、MOCVD法、液相成長方法、
MBE法等任意の方法を使用して、厚さ1μｍ程度
のアンドープのガリウムヒ素（GaAs）層２を形
成する。この工程においては、この層２のみを形
成するのであるから、このアンドープのガリウム
ヒ素（GaAs）層を形成するために最適の方法を
選択することができる。
第３図参照
フオトレジスト膜３を全面に形成した後、フオ
トリソグラフイー法を使用して、ゲート形成予定
領域以外からフオトレジスト膜３を除去してマス
クを形成し、その後、CVD法等任意の方法を使
用して二酸化シリコン（SiO2）膜４をゲート形
成予定領域以外の領域に形成する。
トリソグラフイー法を使用して、ゲート形成予定
領域以外からフオトレジスト膜３を除去してマス
クを形成し、その後、CVD法等任意の方法を使
用して二酸化シリコン（SiO2）膜４をゲート形
成予定領域以外の領域に形成する。
第４図参照
使用済みのフオトレジスト膜３を溶解除去した
後、発明の構成の項に上記せるMOCVD法を使
用して、ｎ型のアルミニウムガリウムヒ素（ｎ−
AlGaAs）層５を、二酸化シリコン（SiO2）膜４
に覆われていないゲート形成予定領域に選択的に
厚さ400〓程度に形成する。この層５と層２との
界面状態が非常に良好になり、界面準位が発生し
ないことは上記せるとおりである。この層構造に
おいては、層２と層５との界面に二次元電子ガス
が発生する。
後、発明の構成の項に上記せるMOCVD法を使
用して、ｎ型のアルミニウムガリウムヒ素（ｎ−
AlGaAs）層５を、二酸化シリコン（SiO2）膜４
に覆われていないゲート形成予定領域に選択的に
厚さ400〓程度に形成する。この層５と層２との
界面状態が非常に良好になり、界面準位が発生し
ないことは上記せるとおりである。この層構造に
おいては、層２と層５との界面に二次元電子ガス
が発生する。
第５図参照
フツ酸（HF）を使用して、使用ずみの二酸化
シリコン（SiO2）膜４を除去した後、ソース・
ドレイン形成領域に選択的に金・ゲルマニウム／
金（Au・Ge／Au）の二重層を蒸着またはスパ
ツタ形成して、ソース電極７とドレイン電極８と
を形成する。この工程はリフトオフ法等周知の手
法をもつて容易に実行しうる。その後、ゲート形
成領域に選択的にアルミニウム（Al）膜を蒸着
またはスパツタ形成して、ゲート電極９を形成す
る。この工程もリフトオフ法等周知の手法をもつ
て容易に実行しうる。
シリコン（SiO2）膜４を除去した後、ソース・
ドレイン形成領域に選択的に金・ゲルマニウム／
金（Au・Ge／Au）の二重層を蒸着またはスパ
ツタ形成して、ソース電極７とドレイン電極８と
を形成する。この工程はリフトオフ法等周知の手
法をもつて容易に実行しうる。その後、ゲート形
成領域に選択的にアルミニウム（Al）膜を蒸着
またはスパツタ形成して、ゲート電極９を形成す
る。この工程もリフトオフ法等周知の手法をもつ
て容易に実行しうる。
以上の構成をもつて製造された半導体装置にお
いては、(イ)ソース電極・ドレイン電極上にオーミ
ツク接触を阻害する物質が存在しないので、ソー
ス抵抗・ドレイン抵抗が小さく、(ロ)アルミニウム
ガリウムヒ素（AlGaAs）層／ガリウムヒ素
（GaAs）層が非連続的工程すなわち２工程をも
つて形成されているにもかかわらずその界面状態
が良好であり、すぐれた特性を発揮しうる。更
に、アルミニウムガリウムヒ素（AlGaAs）層と
ガリウムヒ素（GaAs）層とは全く独立な成長方
法を使用しうるので、それぞれ、最適の方法、最
適の条件をもつて、最高の速度で形成しうる。
いては、(イ)ソース電極・ドレイン電極上にオーミ
ツク接触を阻害する物質が存在しないので、ソー
ス抵抗・ドレイン抵抗が小さく、(ロ)アルミニウム
ガリウムヒ素（AlGaAs）層／ガリウムヒ素
（GaAs）層が非連続的工程すなわち２工程をも
つて形成されているにもかかわらずその界面状態
が良好であり、すぐれた特性を発揮しうる。更
に、アルミニウムガリウムヒ素（AlGaAs）層と
ガリウムヒ素（GaAs）層とは全く独立な成長方
法を使用しうるので、それぞれ、最適の方法、最
適の条件をもつて、最高の速度で形成しうる。
(7) 発明の効果
以上説明せるとおり、本発明によれば、選択ド
ープヘテロ接合トランジスタの製造方法におい
て、ソース・ドレイン電極のオーミツク接触の実
現が容易であり、二次元電子ガスの発生に寄与す
る２層（禁止帯幅の狭い半導体層と広い半導体
層）のいづれも最適の方法で最適の条件で最適の
速度で形成することができる等多くの利益を有す
る製造方法を提供することができる。
ープヘテロ接合トランジスタの製造方法におい
て、ソース・ドレイン電極のオーミツク接触の実
現が容易であり、二次元電子ガスの発生に寄与す
る２層（禁止帯幅の狭い半導体層と広い半導体
層）のいづれも最適の方法で最適の条件で最適の
速度で形成することができる等多くの利益を有す
る製造方法を提供することができる。
第１図は、MOCVD法を使用してガリウムヒ
素層上に形成されたアルミニウムガリウムヒ素層
と上記のガリウムヒ素層との界面状態を確認する
ためのＣ−Ｖ特性曲線である。第２図乃至第５図
は、本発明の一実施例に係る半導体装置の製造方
法の主要工程完了後の基板断面図である。 １……基板、２……アンドープのガリウムヒ素
層、３……フオトレジスト膜、４……二酸化シリ
コン膜、５……ｎ型のアルミニウムガリウムヒ素
層、６……二次元電子ガス、７……ソース電極、
８……ドレイン電極、９……ゲート電極。
素層上に形成されたアルミニウムガリウムヒ素層
と上記のガリウムヒ素層との界面状態を確認する
ためのＣ−Ｖ特性曲線である。第２図乃至第５図
は、本発明の一実施例に係る半導体装置の製造方
法の主要工程完了後の基板断面図である。 １……基板、２……アンドープのガリウムヒ素
層、３……フオトレジスト膜、４……二酸化シリ
コン膜、５……ｎ型のアルミニウムガリウムヒ素
層、６……二次元電子ガス、７……ソース電極、
８……ドレイン電極、９……ゲート電極。
Claims (1)
- １ 半絶縁性半導体基板上にアンドープの禁止帯
幅の狭い半導体層を形成した後、該アンドープの
禁止帯幅の狭い半導体層上の一部領域に選択的に
ｎ型の禁止帯幅の広い半導体層を非連続的工程を
もつて形成し、該ｎ型の禁止帯幅の広い半導体層
を挟んで前記アンドープの禁止帯幅の狭い半導体
層上にソース電極とドレイン電極とを形成し、前
記ｎ型の禁止帯幅の広い半導体層上にゲート電極
を形成する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055841A JPS59181674A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055841A JPS59181674A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181674A JPS59181674A (ja) | 1984-10-16 |
| JPH0437583B2 true JPH0437583B2 (ja) | 1992-06-19 |
Family
ID=13010225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58055841A Granted JPS59181674A (ja) | 1983-03-31 | 1983-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181674A (ja) |
-
1983
- 1983-03-31 JP JP58055841A patent/JPS59181674A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59181674A (ja) | 1984-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| US4795717A (en) | Method for producing semiconductor device | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| US5338942A (en) | Semiconductor projections having layers with different lattice constants | |
| JPH0732247B2 (ja) | 半導体装置 | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH0437583B2 (ja) | ||
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JPH022285B2 (ja) | ||
| JPS62209865A (ja) | 半導体装置の製造方法 | |
| JPS63261750A (ja) | 半導体装置の製造方法 | |
| JPS61241972A (ja) | 化合物半導体装置 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2844995B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH025439A (ja) | 半導体基板 | |
| JPH02306668A (ja) | 量子細線を有する半導体装置及びその製造方法 | |
| JPH0964054A (ja) | バイポーラトランジスタの作製方法 | |
| JP2800457B2 (ja) | 半導体装置 | |
| CN114141622A (zh) | 一种gaafet氮化镓场效应晶体管的制备方法 | |
| JPH03165576A (ja) | 量子細線半導体装置およびその製造方法 | |
| JP2890885B2 (ja) | 半導体装置およびその製造方法 | |
| JP3963043B2 (ja) | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 | |
| JP2713905B2 (ja) | 電界効果トランジスタ | |
| JPH0661268A (ja) | 選択再成長領域を有する化合物半導体装置及びその製造方法 |