JPH0439949A - 半導体装置のテスト治具 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＩＣなどの半導体装置の電気特性テストを行
う際に用いるテスト治具に関する。

〔従来の技術〕

第６図に半導体装置の複数個を整列装填してテストを受
けるよう構成した従来のテストトレーの全体外観が、ま
た、第７図にそのテスト形態を示す要部の断面がそれぞ
れ示されている０図の例では、半導体装置として面実装
形ＱＦＰ　（ＱｕａｄＦｌａｔ　　Ｐａｃｋａｇｅ）タ
イプを例に挙げている。

これらの図において、３１は耐熱性プラスチックからな
るテストトレーであり、テストトレー３１の上面には、
平面視はぼ四角形状の仕切壁３４が所定ピッチおきに縦
横に整列して設けられており、これら各仕切壁３４の中
央部分には半導体装置２が搭載される受は台３２がそれ
ぞれ形成され、仕切壁３４の内周部分には受は台３２を
外囲する周溝３３が形成されている。このテストトレー
３１では、善愛は台３２上に半導体装置２のパッケージ
部分を搭載することで位置決めがなされ、同時にその状
態でもって半導体装置２に備える端子８群が周溝３３に
臨むようになっている。

上記半導体装置２の電気特性などのテストを行うテスト
装置は、第７図に示すように、テストトレー３１の受は
台３２に所定の姿勢で搭載された半導体装置２の上方に
配備されるものであり、半導体装置２の端子８群のそれ
ぞれに対応して配列された多数の板バネからなるプロー
ブ接触子３５が上下一対の絶縁体３６を介して支持板３
７に取付けられるとともに、各プローブ接触子３５がソ
ケット３８、中継基板３９およびテストボード４０およ
びスプリングプローブ４１等を介してテストヘッド４２
に電気的に接続されたものに構成され、テストヘッド４
２と図外のテスト回路部とが配線接続されている。

ところで、テストに関しては、上記したテストトレー３
１を複数枚、上下に重ねた状態でローダ一部にセットし
、このローグ一部から一枚ずつテストトレー３１を取出
して、上記したテスト装置の存在する位置まで搬送する
ことによって、順次、複数枚のテストトレー３１につい
て処理するようにしている。

そして、テストトレー３１がテスト装置の直下位置まで
搬送されて位置決めセントされると、テスト装置のプロ
ーブ接触子３５がテストトレー３１上の一つの仕切壁３
４内に臨むようにテスト装置を下降し、テストトレー３
１の受は台３２の中央に形成した上下方向の貫通孔４３
の下方より突上げピン４４を挿入して、半導体装置２を
上方に押上げることにより、半導体装置２の端子８群を
それぞれ対応するプローブ接触子３５に接触させる。こ
の状態でテスト回路部は所定のプログラムに基づいて各
端子８における電気計測を行いテスト情報の収集を行う
。

一つの半導体装置２のテストが終了すると、突上げピン
４４の下降、テストトレー１の定ピツチ搬送を行い、次
の半導体装置２のテストに移り、順次、上記した動作を
繰り返してテストトレー１上の総ての半導体装置２をテ
ストする。

一つのテストトレー３１についてのテストが終了すると
、このテストトレー３１を搬送し、次のテストトレー３
１をローグ一部から取出し、上記処理を繰り返す。

〔発明が解決しようとする課題〕

上記従来のテスト装置では、プローブ接触子３５を半導
体装置２の端子８に直接接触させる形態を採用している
ために、半導体装？ｌｔ２の端子８群のピッチが例えば
１．２７ｍｍと比較的大きい場合であれば、これと同ピ
ツチで配列するプローブ接触子３５の干渉も生じないが
、０．８　ｍｍ、　０．６５ｍｍＱ、５ｍｍというよう
にピッチ寸法のシュリンク化が進んだものの場合では、
プローブ接触子３５群と半導体装置２の端子８群との相
対位置合わせを極めて精度良く行わない限り、対応する
ものどうしを正確に接触させるのが困難となり、対応し
ないプローブ接触子３５と半導体装置２の端子８とが干
渉するなどして、テストが不可能となるおそれがある。

ところで、シュリンク化の進んだ半導体装置２をテスト
するには、図示しないが、テストトレー３１から半導体
装置２を個々に取り出して専用のテストソケットに装着
することが行われるが、この場合、半導体装置２を一つ
ずつハンドリングする必要があり、その際に半導体装置
２の端子８を変形させる危険性が大である。

本発明はこのような事情に鑑みて創案されたものであっ
て、シュリンク化の進んだ半導体装置であっても、端子
の変形といったトラブルを招くことなく、容易にテスト
が行えるようにするテスト治具の提供を目的としている
。

〔課題を解決するための手段〕

本発明は、上記目的を達成するため、次のような構成を
とる。

本発明の半導体装置のテスト治具は、外周部に多数の端
子を並列装備した半導体装置が一定の姿勢で位置決め保
持される保持部と、保持部内に半導体装置を保持させた
状態で当該半導体装置の各端子に接触するよう前記保持
部に、設けられる第１電極群と、この第１電極群のそれ
ぞれと電気的に接続されかつ前記保持部の周辺に設けら
れるテストプローブ接触用の第２電極群とを備え、かつ
、前記第２電極群が、第１電極群のピッチより大きいピ
ッチで配列されていることに特徴を有する。

〔作用〕

本発明構成では、テストプローブに対して半導体装置の
端子を直接接触させずに、前記半導体装置の端子の配列
ピッチよりも大きくした第２電極に対して前記テストプ
ローブを接触させるようにし、テストプローブを間接的
に半導体装置の端子に対して接触させるようにしたから
、シュリンク化の進んだ半導体装置について、特に高精
度な位置合わせを行わずとも、半導体装置とテスト装置
とを正しく導通させることが可能となる。

〔実施例〕

以下、本発明を図面に示す実施例に基づいて詳細に説明
する。

第１図ないし第５図に本発明の一実施例を示している。

第１図はテスト治具の縦断面図、第２図はその平面図、
第３図はその斜視図、第４図はテストトレーの斜視図、
第５図はテスト形態を示す一部切欠き側面図である。

ここでは、第４図に示すように、耐熱性プラスチックか
らなる基板１の上面に複数のテスト治具Ａを所定ピッチ
おきに縦横に配列装備してテストトレーを構成したもの
を例に挙げている。

個々のテスト治具Ａは、第１図ないし第３図に示すよう
に、絶縁基台３と、角筒状の枠１１と、第１電極９と、
第２電極１３とからなる。

絶縁基台３は、上方に延出する角筒状の支持壁４を有し
、この支持壁４の上端面には半導体装置２のパフケージ
部分を一定姿勢に係入保持する周溝４ａが形成されてお
り、支持壁４で囲まれる窪みにはバネ５で支持された浮
動板６が上下動可能に組み込まれている。そして、絶縁
基台３の外周面には、多数の縦仕切り７が並設されてい
て、各縦仕切り７の間には、上下に弾性屈曲可能にバネ
材を成形してなる第１電極９が介装されている。

前記支持壁４に半導体装置２を支持させた状態にて、半
導体装置２の各端子８が各縦仕切り７の間に係入して第
１電極９の上端面に非接触で対向するようになっている
。この周溝４ａが請求項に記載の保持部に相当する。

また、枠１１は、その下端外周部に径方向外向きに延出
するフランジを有し、このフランジを介してテストトレ
ーを構成する基板１に対してねし止めされる。この枠１
１の下方開口には絶縁板１０が装着されており、この絶
縁板１０に上記絶縁基台３が固定されているとともに上
記第１電極９が植設されている。また、この枠１１の周
方向数ケ所には筒状の導電ビン１２が上下に貫通するよ
う埋設されており、この導電ビン１２の上下端にフラン
ジ付き筒状の第２電極１３がそれぞれ嵌入装着されてい
る。この第１、第２電極９．１３は半導体装置２の端子
８と同数設けられており、第１電極９の配列ピッチは半
導体装置２の端子８のピッチＰ１とほぼ同じに設定され
ているが、第２電極１３の配列ピッチＰ８は半導体装置
２の端子８のピッチＰ、より大きく設定されている。

そして、第１電極９は、導電ビン１２および導電性ワイ
ヤを介して第２電極１３に対して接続されている。

次に、上記のテスト治具Ａを用いた半導体装置２のテス
ト動作を第５図に基づいて説明する。

テストされる半導体装Ｗ２はロフト単位に第４図に示す
テストトレー上のテスト治具Ａに装着され、テスト工程
に至る。

テスト工程では、複数枚のテストトレーが図示しないテ
スト装置のローダ一部に重ねた状態でセントされる。こ
の段積みしたテストトレーのうちの最下段のものが取出
され、図示しない定ピツチ搬送機構で搬送され、テスト
第１番目のテスト治具Ａがテスト位置にセットされる。

テストトレーが停止すると、テスト治具Ａの上方に配備
されるシリンダ１４が下降し、その下端に備えられたウ
レタンゴム１５が半導体装置２のパッケージ部分を上面
から押圧し、浮動板６がバネ５に抗して沈むことで各端
子８が対応する第１電極９を少し弾性的に撓ませて接触
する。

この状態において、テスト治具Ａの下方に位置するプロ
ーブ支持板１７が昇降プレート１６によって上昇させら
れる。それにより、プローブ支持板１７に対して上下ス
ライド自在に貫通支持されかつバネ１８で上方に付勢さ
れたプローブ接触子ｌ９が、テスト治具Ａに備える下方
の第２電極１３の下面に弾性的に圧接される。

各プローブ接触子１９は信号線２０、ソケット２１、中
継基板２２、テストボード２３、およびスプリングプロ
ーブ２４等を介してテストヘッド２５に接続されており
、このプローブ接触子１９を介して半導体装置２の電気
測定が、テストトレー２５に備える所定のテストプログ
ラムに基づいて行われる。

このようにして各半導体装置２のテスト情報の収集が完
了すると、プローブ支持板１７を下降させるとともにシ
リンダ１４を上昇させてから、テストトレーを定ピツチ
搬送して、テスト第２番目のテスト治具Ａを所定のテス
ト位置にセットする。

以下、上記処理を繰り返してテストトレーごとのテスト
が行われる。なお、−枚のテストトレーのテストが終了
すると、収集記憶された各半導体装置２の良否データに
合わせて、各テストトレーが分類される。

なお、上記実施例ではプローブ接触子１９をテスト治具
Ａの下方の第２電極１３に作用させるようにしているが
、上方の第２電極１３に作用させる形態で実施すること
もできる。また、各テスト治具Ａに、枠１１の上方開口
を閉塞する蓋を設け、この蓋を上記のシリンダ１４の代
わりとして機能させるようにしてもよい、この蓋は半導
体装Ｗ２を保護するのに役立つ。

〔発明の効果〕

以上説明したように、本発明では、半導体装置の端子に
対してテストプローブを従来のように直接接触させず、
半導体装置の端子とテストプローブとを、テスト治具に
おいて半導体装置保持部近傍に設けた第２電極を介して
間接的に接触させるようにした。このようにして第２電
極の配列ピッチを半導体装置の端子ピッチよりも大きく
設定できるようにしたから、端子ピッチが小さな半導体
装置についても、テストプローブとの電気的導通が簡単
にかつ正確に行えるようになるとともに、従来のような
ハンドリング時のトラブルを招くこともない。

【図面の簡単な説明】

第１図ないし第５図は本発明の一実施例に係り、第１図
はテスト治具の縦断面図、第２図はテスト治具の平面図
、第３図はテスト治具の斜視図、第４図はテストトレー
の斜視図、第５図はテスト形態を示す一部切欠き側面図
である。 また、第６図および第７図は従来例に係り、第６図はテ
スト治具の斜視図、第７図はテスト形態を示す縦断面図
である。 Ａ・・・テスト治具　　　　２・・・半導体装置３・・
・絶縁基台　　　　　４・・・支持壁４ａ・・・周溝（
保持部）　　８・・・半導体装置の端子９・・・第１電
極　　　　１１・・・枠１３・・・第２電極 第７図

Claims (1)

【特許請求の範囲】
1. （１）外周部に多数の端子を並列装備した半導体装置が
   一定の姿勢で位置決め保持される保持部と、保持部内に
   半導体装置を保持させた状態で当該半導体装置の各端子
   に接触するよう前記保持部に設けられる第１電極群と、 この第１電極群のそれぞれと電気的に接続されかつ前記
   保持部の周辺に設けられるテストプローブ接触用の第２
   電極群とを備え、 かつ、前記第２電極群が、第１電極群のピッチより大き
   いピッチで配列されていることを特徴とする半導体装置
   のテスト治具。