JPH0440346U - - Google Patents
Info
- Publication number
- JPH0440346U JPH0440346U JP7959890U JP7959890U JPH0440346U JP H0440346 U JPH0440346 U JP H0440346U JP 7959890 U JP7959890 U JP 7959890U JP 7959890 U JP7959890 U JP 7959890U JP H0440346 U JPH0440346 U JP H0440346U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- strobe signal
- address
- address strobe
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Description
第１図は本考案を実施したメモリ・バンク制御
装置の構成ブロツク図、第２図は第１図の本考案
装置におけるアドレス・デコーダの詳しい構成図
、第３図は本考案装置の動作を表わすフローチヤ
ート、第４図は従来のメモリ・バンク制御装置の
構成ブロツク図である。 １……ＣＰＵ、２０，２１，２２，２３……メ
モリ・バンク、３……メモリ・コントローラ、４
……アドレス・デコーダ、４１……デコーダ、４
２……フリツプ・フロツプ回路。
装置の構成ブロツク図、第２図は第１図の本考案
装置におけるアドレス・デコーダの詳しい構成図
、第３図は本考案装置の動作を表わすフローチヤ
ート、第４図は従来のメモリ・バンク制御装置の
構成ブロツク図である。 １……ＣＰＵ、２０，２１，２２，２３……メ
モリ・バンク、３……メモリ・コントローラ、４
……アドレス・デコーダ、４１……デコーダ、４
２……フリツプ・フロツプ回路。
Claims (1)
- ＤＲＡＭ素子よりなる少なくとも２個以上のメ
モリ・バンクを有し、ＣＰＵのコントロール信号
、アドレス信号、メモリ・コントローラのロウ・
アドレス・ストローブ信号、カラム・アドレス・
ストローブ信号により各々の前記メモリ・バンク
をイニシヤライズするメモリ・バンク制御装置に
おいて、前記ＣＰＵからのイニシヤライズ指令に
よりイニシヤライズ指示信号を出力するアドレス
・デコーダと、このアドレス・デコーダからの前
記イニシヤライズ指示信号と前記メモリ・コント
ローラのロウ・アドレス・ストローブ信号、カラ
ム・アドレス・ストローブ信号とを論理積演算す
る第１のゲート群と、各々の前記メモリ・バンク
に設けられ前記第１のゲート群の出力信号と前記
メモリ・コントローラのロウ・アドレス・ストロ
ーブ信号、カラム・アドレス・ストローブ信号と
を論理和演算する第２のゲート群とを備えたこと
を特徴とするメモリ・バンク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7959890U JPH0440346U (ja) | 1990-07-26 | 1990-07-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7959890U JPH0440346U (ja) | 1990-07-26 | 1990-07-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0440346U true JPH0440346U (ja) | 1992-04-06 |
Family
ID=31623900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7959890U Pending JPH0440346U (ja) | 1990-07-26 | 1990-07-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0440346U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163937A (ja) * | 1986-12-26 | 1988-07-07 | Minolta Camera Co Ltd | メモリ制御装置 |
-
1990
- 1990-07-26 JP JP7959890U patent/JPH0440346U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163937A (ja) * | 1986-12-26 | 1988-07-07 | Minolta Camera Co Ltd | メモリ制御装置 |