JPS6170747A - 注入形論理半導体装置 - Google Patents
注入形論理半導体装置Info
- Publication number
- JPS6170747A JPS6170747A JP59192893A JP19289384A JPS6170747A JP S6170747 A JPS6170747 A JP S6170747A JP 59192893 A JP59192893 A JP 59192893A JP 19289384 A JP19289384 A JP 19289384A JP S6170747 A JPS6170747 A JP S6170747A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- type buried
- shallow
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は注入形論理半導体装置（以下Ｉ２Ｌと称す）に
関し、逆形ＮＰＮ）ランジスタの電流増幅率が小さくて
も、安定に動作する複合素子を構成することができるＩ
２Ｌに関するものである。
関し、逆形ＮＰＮ）ランジスタの電流増幅率が小さくて
も、安定に動作する複合素子を構成することができるＩ
２Ｌに関するものである。
従来例の構成とその問題点
従来この種のＩ２Ｌは第１図の断面図に示すように構成
されている６Ｐ型基板１の上にＮ型の埋め込み層２を形
成し、このＮ型埋め込み層の上にＮ型エピタキシャル層
３を形成し、このＮ５工ピタキシヤル層内にラテラルＰ
ＮＰトランジスタのコレクタ（これは逆形ＮＰＮトラン
ジスタのペースと共通）となる浅いＰ型拡散領域４と同
トランジスタのエミッタとなる浅いＰ型拡散領域６とを
形成し、このＮＰＮ）ランジスタのペース拡散領域４内
に浅いＮ型拡散領域６によるを形成して、逆形ＮＰＮ）
ランジスタを構成している。そして、前記Ｎ型エピタキ
シャル層は通常接地電位にバイアスされている。
されている６Ｐ型基板１の上にＮ型の埋め込み層２を形
成し、このＮ型埋め込み層の上にＮ型エピタキシャル層
３を形成し、このＮ５工ピタキシヤル層内にラテラルＰ
ＮＰトランジスタのコレクタ（これは逆形ＮＰＮトラン
ジスタのペースと共通）となる浅いＰ型拡散領域４と同
トランジスタのエミッタとなる浅いＰ型拡散領域６とを
形成し、このＮＰＮ）ランジスタのペース拡散領域４内
に浅いＮ型拡散領域６によるを形成して、逆形ＮＰＮ）
ランジスタを構成している。そして、前記Ｎ型エピタキ
シャル層は通常接地電位にバイアスされている。
以上のように構成された従来の工２Ｌについてその等価
回路を第２図に示す。第２図中の符号（数字）は第１図
の各構成要素の符号と対応すると共にＡ、ＢがＰＮＰ
）ランジスタで、Ｃ，Ｄが逆形ＮＰＮ トランジスタで
ある。ＡとＣあるいはＢとＤで１つの工２Ｌのセルを構
成している。
回路を第２図に示す。第２図中の符号（数字）は第１図
の各構成要素の符号と対応すると共にＡ、ＢがＰＮＰ
）ランジスタで、Ｃ，Ｄが逆形ＮＰＮ トランジスタで
ある。ＡとＣあるいはＢとＤで１つの工２Ｌのセルを構
成している。
しかしながら、上記のような構成においては、例えば、
ＮＰＮ）ランジスタＣがＯＮしている時、同トランジス
タＣのコレクタはＰＮＰ ）ランジスタＢのコレクタ電
流を引き込み、同ＰＮＰ トランジスタＢは活性領域に
あるのに対し、ＮＰＮ）ランジスタＣを駆動するペース
電流は、ＰＮＰ ）う１ ンジスタＡから供
給される。この時、ＰＮＰ トランジスタＡは飽和領域
にあり、Ａのコレクタ電流は、小さい値となっている。
ＮＰＮ）ランジスタＣがＯＮしている時、同トランジス
タＣのコレクタはＰＮＰ ）ランジスタＢのコレクタ電
流を引き込み、同ＰＮＰ トランジスタＢは活性領域に
あるのに対し、ＮＰＮ）ランジスタＣを駆動するペース
電流は、ＰＮＰ ）う１ ンジスタＡから供
給される。この時、ＰＮＰ トランジスタＡは飽和領域
にあり、Ａのコレクタ電流は、小さい値となっている。
別の見方をすれば、ＰＮＰ トランジスタのＶＢη）は
逆形トランジスタＮＰＮ）う７ジ７りｖＢ劇とＰＮＰ
）ランジスタのｖＣＥ（Ｓａｔ）の和より大きくなけれ
ばならない。
逆形トランジスタＮＰＮ）う７ジ７りｖＢ劇とＰＮＰ
）ランジスタのｖＣＥ（Ｓａｔ）の和より大きくなけれ
ばならない。
すなわち、
■Ｂｌｆ） 〉ｖＢＥＭ ＋ｖＣＥ （Ｓａ ｔ ）
”’ ”’ ”’ −（１）で表わされる（１）式の成
立する条件が必要である。
”’ ”’ ”’ −（１）で表わされる（１）式の成
立する条件が必要である。
（１）式の左辺と右辺の差が大きい程、Ｉ２Ｌは安定に
動作するが、一方、Ｉ２Ｌの高速性を追及するため、Ｎ
ＰＮ トランジスタのペース領域（ＰＮＰ ）ランジス
タのコレクタ領域）に到達するホール（正孔）の数を多
くすると上記（１）式の左辺と右辺との差がだんだん小
さくなシ、Ｉ２Ｌの動作として不安定になるという問題
点を有していた。
動作するが、一方、Ｉ２Ｌの高速性を追及するため、Ｎ
ＰＮ トランジスタのペース領域（ＰＮＰ ）ランジス
タのコレクタ領域）に到達するホール（正孔）の数を多
くすると上記（１）式の左辺と右辺との差がだんだん小
さくなシ、Ｉ２Ｌの動作として不安定になるという問題
点を有していた。
発明の目的
本発明は、注入形論理半導体装置で、逆形ＮＰＮトラン
ジスタの電流増幅率が小さくても１以上あれば、安定に
動作する素子構造を提供することである。
ジスタの電流増幅率が小さくても１以上あれば、安定に
動作する素子構造を提供することである。
発明の構成
本発明の注入形論理半導体装置は、Ｐ型基板にＮ型埋め
込み層を形成し、このＮ型埋め込み層の上に選択的にＰ
型埋め込み領域を形成し、前記Ｎ型埋め込み層、Ｐ型埋
め込み領域の上にＮ型エピタキシャル層を形成し、直下
に前記Ｐ型埋め込み領域を有する前記Ｎ型エピタキシャ
ル層部とＰ型埋め込み領域のない前記Ｎ型埋め込み層上
のＮ型エピタキシャル層部との間を絶縁物質分離領域で
分離し、前記Ｐ型埋め込み領域のない側のＮ型エピタキ
シャル層部内に浅いＰ型拡散領域を形成しこの浅いＰ型
拡散領域内に浅いＮ型拡散領域を形成し、前記Ｐ型埋め
込み領域を有する側のＮ型エピタキシャル層部内に前記
絶縁物質分離領域に垂直方向に複数個の浅いＰ型拡散領
域を形成し、絶縁物質分離領域をはさんだ両側の前記浅
いＰ型拡散領域同士を導電性物質で短絡し、前記Ｐ型埋
め込み領域の一端にこれと深さ方向に交差するように深
いＰ型拡散領域を形成し、前記Ｐ型埋め込み領域上のＮ
５工ピタキシヤル層と前記深いＰ型拡散領域とを導電性
物質で短絡するように構成したものであり、これにより
逆形ＮＰＮ トランジスタの電流増幅率が小さくても安
定に動作するＩ２Ｌの構造を可能とするものである。
込み層を形成し、このＮ型埋め込み層の上に選択的にＰ
型埋め込み領域を形成し、前記Ｎ型埋め込み層、Ｐ型埋
め込み領域の上にＮ型エピタキシャル層を形成し、直下
に前記Ｐ型埋め込み領域を有する前記Ｎ型エピタキシャ
ル層部とＰ型埋め込み領域のない前記Ｎ型埋め込み層上
のＮ型エピタキシャル層部との間を絶縁物質分離領域で
分離し、前記Ｐ型埋め込み領域のない側のＮ型エピタキ
シャル層部内に浅いＰ型拡散領域を形成しこの浅いＰ型
拡散領域内に浅いＮ型拡散領域を形成し、前記Ｐ型埋め
込み領域を有する側のＮ型エピタキシャル層部内に前記
絶縁物質分離領域に垂直方向に複数個の浅いＰ型拡散領
域を形成し、絶縁物質分離領域をはさんだ両側の前記浅
いＰ型拡散領域同士を導電性物質で短絡し、前記Ｐ型埋
め込み領域の一端にこれと深さ方向に交差するように深
いＰ型拡散領域を形成し、前記Ｐ型埋め込み領域上のＮ
５工ピタキシヤル層と前記深いＰ型拡散領域とを導電性
物質で短絡するように構成したものであり、これにより
逆形ＮＰＮ トランジスタの電流増幅率が小さくても安
定に動作するＩ２Ｌの構造を可能とするものである。
実施例の説明
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第３図は本発明の一実施例におけるＩ２Ｌの要部平面図
を示すものであり、第４図および第５図は同実施例にお
けるＩＶ−ＩＶ’、およびｖ −ｖ’の各局部断面図で
ある。なお第１図と同一のものには同一の符号をつけて
説明を省略する。またＮ型埋め込み層２は通常接地電位
にバイアスされている。
を示すものであり、第４図および第５図は同実施例にお
けるＩＶ−ＩＶ’、およびｖ −ｖ’の各局部断面図で
ある。なお第１図と同一のものには同一の符号をつけて
説明を省略する。またＮ型埋め込み層２は通常接地電位
にバイアスされている。
９はＰ型埋め込み領域で１１の深いＰ型拡散領域ト共に
ラテラルＰＮＰトランジスタのペースと接地間に挿入さ
れるダイオードのアノードを形成しでおり、これは第５
図のようにＰＮＰ ）ランジスタのペース領域のＮ型エ
ピタキシャル層３’ト１２のコンタクト窓上の導電性物
質により短絡されている。さらに１０は酸化膜分離領域
であり、これによりＰＮＰ ）ランジスタのコレクタ４
（これは逆形ＮＰＮ）ランジスタのペース）を２つに分
割しておシ、これら２つに分割された浅いＰ型拡散領域
は導電性物質８で短絡される。以上のように構成された
本実施例のＩ２Ｌ構造についてその等価回路を第６図に
示す。例えばＮＰＮ）ランジスタＣがＯＮＩ、ている時
、ＰＮＰ トランジスタＡはベースと接地間に挿入され
たダイオードＦにょシ飽和領域に入ることはない。すな
わち、ＰＮＰ）ランジスタを飽和させずにＩＬを動作さ
せることができ、逆形ＮＰＮ）ランジスタの電流増幅率
が小さくも安定な動作が得られる。
ラテラルＰＮＰトランジスタのペースと接地間に挿入さ
れるダイオードのアノードを形成しでおり、これは第５
図のようにＰＮＰ ）ランジスタのペース領域のＮ型エ
ピタキシャル層３’ト１２のコンタクト窓上の導電性物
質により短絡されている。さらに１０は酸化膜分離領域
であり、これによりＰＮＰ ）ランジスタのコレクタ４
（これは逆形ＮＰＮ）ランジスタのペース）を２つに分
割しておシ、これら２つに分割された浅いＰ型拡散領域
は導電性物質８で短絡される。以上のように構成された
本実施例のＩ２Ｌ構造についてその等価回路を第６図に
示す。例えばＮＰＮ）ランジスタＣがＯＮＩ、ている時
、ＰＮＰ トランジスタＡはベースと接地間に挿入され
たダイオードＦにょシ飽和領域に入ることはない。すな
わち、ＰＮＰ）ランジスタを飽和させずにＩＬを動作さ
せることができ、逆形ＮＰＮ）ランジスタの電流増幅率
が小さくも安定な動作が得られる。
発明の効果
以上の説明からも明らかなように、本発明は１２１のＰ
ＮＰ トランジスタのベースと接地間にダイオードを挿
入することによシ、高速性と安定動作性能を兼ね備えた
半導体素子であり、逆形ＮＰＮ トランジスタの電流増
幅率が小さくてもよいことからこのＮＰＮ ）ランジス
タのエミッタ・コレクタ間の耐圧を高くすることができ
集積回路における歩留りが大きく向上するという優れた
効果かえられる。
ＮＰ トランジスタのベースと接地間にダイオードを挿
入することによシ、高速性と安定動作性能を兼ね備えた
半導体素子であり、逆形ＮＰＮ トランジスタの電流増
幅率が小さくてもよいことからこのＮＰＮ ）ランジス
タのエミッタ・コレクタ間の耐圧を高くすることができ
集積回路における歩留りが大きく向上するという優れた
効果かえられる。
第１図は従来例のＩ２Ｌの要部断面図、第２図は同第１
図示１２Ｌの等価回路図、第３図は本発明の実施例Ｉ２
Ｌの要部平面図、第４図は同実施例の局部断面図、第５
図は同実施例の局部断面図、第６図は本発明のＩ２Ｌの
等価回路図である。 １・・・・・・Ｐ型基板、２・・・・・・Ｎ型埋め込み
層、３・・・・・・Ｎ型エピタキシャル層、４，５・・
・・・・浅いＰ型拡散領域、６・・・・・・浅いＮ型拡
散領域、７・・・・・・絶縁膜、８・・・・・・導電性
物質、９・・・・・・Ｐ型埋め込み領域、１０・・・・
・・絶縁物質分離領域、１１・・・・・・深いＰ型拡散
領域。
図示１２Ｌの等価回路図、第３図は本発明の実施例Ｉ２
Ｌの要部平面図、第４図は同実施例の局部断面図、第５
図は同実施例の局部断面図、第６図は本発明のＩ２Ｌの
等価回路図である。 １・・・・・・Ｐ型基板、２・・・・・・Ｎ型埋め込み
層、３・・・・・・Ｎ型エピタキシャル層、４，５・・
・・・・浅いＰ型拡散領域、６・・・・・・浅いＮ型拡
散領域、７・・・・・・絶縁膜、８・・・・・・導電性
物質、９・・・・・・Ｐ型埋め込み領域、１０・・・・
・・絶縁物質分離領域、１１・・・・・・深いＰ型拡散
領域。
Claims (1)
- Ｐ型基板にＮ型の埋め込み層を形成し、このＮ型埋め込
み層の上に選択的にＰ型埋め込み領域を形成し、前記Ｎ
型埋め込み層および前記Ｐ型埋め込み領域のそれぞれの
上にＮ型エピタキシャル層を形成し、直下に前記Ｐ型埋
め込み領域を有する前記Ｎ型エピタキシャル層部とＰ型
埋め込み領域のない前記Ｎ型埋め込み層上の前記Ｎ型エ
ピタキシャル層との間を絶縁物質で分離し、前記Ｐ型埋
め込み領域のない側の前記Ｎ型エピタキシャル層部内に
浅いＰ型拡散領域を形成し、この浅いＰ型拡散領域内に
浅いＮ型拡散領域を形成し、前記Ｐ型埋め込み領域を形
成している側のＮ型エピタキシャル層内に前記絶縁物質
分離領域に垂直方向に複数個の浅いＰ型拡散領域を形成
し、絶縁物質分離領域をはさんだ両側の前記浅いＰ型拡
散領域同士を導電性物質で短絡し、前記Ｐ型埋め込み領
域の一端に、これと深さ方向に交差するように深いＰ型
拡散領域を形成し、前記Ｐ型埋め込み領域上のＮ型エピ
タキシャル層と前記深いＰ型拡散領域とを導電性物質で
短絡したことを特徴とする注入形論理半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192893A JPS6170747A (ja) | 1984-09-14 | 1984-09-14 | 注入形論理半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192893A JPS6170747A (ja) | 1984-09-14 | 1984-09-14 | 注入形論理半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170747A true JPS6170747A (ja) | 1986-04-11 |
| JPH0442828B2 JPH0442828B2 (ja) | 1992-07-14 |
Family
ID=16298726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59192893A Granted JPS6170747A (ja) | 1984-09-14 | 1984-09-14 | 注入形論理半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170747A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9260317B2 (en) | 2012-07-10 | 2016-02-16 | Nippon Sheet Glass Company, Limited | Method for producing granular material containing metal oxide |
-
1984
- 1984-09-14 JP JP59192893A patent/JPS6170747A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0442828B2 (ja) | 1992-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1580471A (en) | Semi-conductor integrated circuits | |
| JPS6170747A (ja) | 注入形論理半導体装置 | |
| JP2004207702A (ja) | パワートランジスタおよびそれを用いた半導体集積回路 | |
| JPS58186947A (ja) | 半導体装置 | |
| JPS6359262B2 (ja) | ||
| JPH0610698Y2 (ja) | 半導体集積回路 | |
| JPS6197958A (ja) | 注入形論理半導体装置 | |
| JPS632150B2 (ja) | ||
| JPH0715134Y2 (ja) | 半導体装置 | |
| JPH0440273Y2 (ja) | ||
| JPS5882562A (ja) | 半導体装置 | |
| JPH0525234Y2 (ja) | ||
| JPH0695535B2 (ja) | 半導体装置 | |
| JPS63128741A (ja) | 半導体注入集積論理回路装置 | |
| JPS6038857A (ja) | 多重トランジスタ | |
| JPS60100467A (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS61208260A (ja) | 半導体装置 | |
| JPS6364058B2 (ja) | ||
| JPS6083361A (ja) | 半導体装置 | |
| JPS6011469B2 (ja) | 半導体集積回路装置 | |
| JPH069207B2 (ja) | ラテラルトランジスタ | |
| JPH06204372A (ja) | 電力用トランジスタ | |
| JPH0577190B2 (ja) | ||
| JPS6211269A (ja) | 半導体装置 |