JPH0442939A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 ゲート電極下に低濃度拡散層を制御性良く、かつ、比較
的簡便な工程で安定に形成す゛ることができ、ロフト間
（ウェハ内）で素子特性をほぼ均一にすることができる
半導体装置の製造方法を提供することを目的とし、 下地の膜上にゲート絶縁膜を形成する工程と、該ゲート
絶縁膜上に第１の導電性膜を形成する工程と、該第１の
導電性膜上に第１、第２の導電性膜とエツチング選択比
を有する膜を形成する工程と、該エツチング選択比を有
する膜を選択的にエツチングして開口部を形成する工程
と、全面に第２の導電性膜を形成する工程と、レーザ照
射により該開口部内に第２の導電性膜を埋め込む工程と
、該エツチング選択比を有する膜を除去する工程と、該
第２の導電性膜をマスクとして該下地の膜と反対導電型
のイオンを該下地の膜内に導入して低濃度拡散層を形成
する工程と、該第２の導電性膜を覆うように絶縁膜を形
成する工程と、該絶縁膜をエノチハ、りして該第２の導
電性膜側壁に側壁絶縁膜を形成する工程と、該第２の導
電性膜及び該側壁絶縁膜をマスクとして該第１の導電性
膜を選択的にエツチングして第１、第２の導電性膜から
なるゲート電極を形成する工程と、該第２の導電性膜及
び該側壁絶縁膜をマスクとして該下地の膜と反対導電型
のイオンを該下地の膜内に導入して高濃度拡散層を形成
することにより、低濃度拡散層及び高濃度拡散層からな
るソース／トレイン拡散層を形成する工程とを含むよう
に構成し、又は、下地の膜上にゲート絶縁膜を形成する
工程と、該ゲート絶縁膜上に第１の導電性膜を形成する
工程と、該第１の導電性膜上に第１、第２の導電性膜と
エツチング選択比を有する膜を形成する工程と、該エツ
チング選択比を有する膜を選択的にエッチングｊ〜で開
口部を形成する工程と、全面に第２の導電性膜を形成す
る工程と、！７・−ザ照割により該開口部内に第２の導
電性膜を埋め込む工程と、該工、７千ング選択仕を有す
る膜を除去する工程と、該第２の導電性膜をマスクとし
て該下地の膜と反対導電型のイオンを該下地の膜内に導
入し７て低温度拡散層を形成する工程と、該第２の導電
性膜を覆うように絶縁膜を形成する工程と、該絶縁膜を
工、７チバ７・りして該第２の導電性膜側壁に側壁絶縁
膜を形成する工程と、該第２の導電性膜及び側壁絶縁膜
をマスクとして該下地の朕と反対導電型のイオンを該下
地の膜内に導入して高濃度拡散層を形成する、二とによ
り、低濃度拡散層及び高濃度拡散層からなるソース／ド
レイン拡散層を形成する工程と、該第２の導電性膜及び
該側壁絶縁膜をマスクとして該第１の導電性膜を選択的
にエツチングして該第１、第２の導電性膜からなるゲー
ト電極を形成する工程とを含むように構成する。

〔産業上の利用分野〕

本発明は、ゲー　ト電極をチャネル領域上のみならず低
濃度拡散層上にも配置したＬ　Ｄ　Ｄ構造のＭＯ３１〜
ランジスタの製造方法に適用することができ、特に、低
濃度拡散層を制御性良く安定に形成することができる半
導体装置の製造方法に関する。

近年、！１．，１０ｓ）ランジスタの微細化に伴い、そ
の内部電界の増大ｔによるホノトエレクｌ−ロン効果が
問題となってきている。この問題を解決するため、ゲー
ト長が１μｍ程度以下の装置からトレイン端に低濃度拡
散層を設けることにより空乏層を拡げて内部電界を緩和
する、いわゆるＬＤＤ構造が採用されている。このＬ　
Ｄ　Ｄ構造によればボッＩ・工１／りｌ・ロンの発生量
を低く抑えられるようになってきたが、未だ完全に押さ
えることはできない。

後述するように、現状の製造方法では、低濃度拡散層の
上方がゲート電極側壁に形成されたスベーザとなる側壁
絶縁膜（サイドウオール）であるため、側壁絶縁膜下部
のシリコン基板との界面近傍Ｃごボットキャリアによっ
て発生した電荷が低濃度拡散層をピンチオフさせて高抵
抗となり、その結果とｊノでトランジスタの相互コンダ
クタンスｇ。

を大きく低重させていた。このため、現状のＬ　ＤＤ構
造では、ホン１−キャリアの発生量を大きく減らず効果
があるものの、同程度発生したホットキャリアに対して
は、ホノ［キャリアの発生部位の上部がゲート電極であ
る通常の単一ドレイン構造のものより、むしろ耐性の低
い構造となっていた。

そこで、ホットキャリアにより発生した電荷の影響を受
は難いｉ−Ｄ　Ｄ構造のトランジスタを製造する方法が
必要とされている。

〔従来の技術〕

第４図（ａ）〜（Ｃ）は従来の半導体装置の製造方法を
説明する図である６図示例の製造方法はＬＤＤ構造のＭ
Ｏ３Ｉ−ランジスタに適用する場合である。第４図にお
いて、３１はＳｉ等からなり例えばｐ型の基板、３２は
ＳｉＯ□等からなるゲート絶縁膜、３３はポリＳＲ等か
らなるゲート電極、３４はＳ　１０　ｚ等からなるシリ
コン酸化膜、３５は例えばｎ−型の低濃度拡散層、３６
はＳｉＯ□等からなるサイドウオール、３７は例えばｒ
ビ型の高濃度拡散層、３８は低濃度拡散層３５及び高濃
度拡散［３７からなるソース／トレイン拡散層である。

次に、その製造方法について説明する。

まず、第４図（ａ）に示すように、例えばＣＶＤ法によ
りｐ型のシリコン基板３１上にＳｉｎ、及びポリＳｌを
順次堆積した後、例えばウニ／）エツチングによりポリ
Ｓｉ、ＳｉＯ□を選択的にエツチングすることによりゲ
ート電極３３及びケ′−１゜絶縁膜３２を形成する。

次に、第４図（ｂ）に示すように、例えば熱、酸化によ
り基板３１及びゲート電極３３を酸化してシリコン酸化
膜３４を形成した後、例えばＰのイオン注入によりゲー
ト電極３３をマスクとＵ７てシリコン酸化膜３４を介１
．て基板３１内にＰ゛を導入してｎ−型の低濃度拡散層
３５を形成する。

そして、例えばＣＶＤ法によりゲート電極３３を覆うよ
うに全面にＳｉｎ、を堆積１〜た後、例えばＲＩＥによ
りＳ　ｔ　Ｏｚをエッチバックしてゲート電極３３側壁
にサイドウオール３６を形成するとともに、ゲート電極
３３を露出させた後、例えばＰのイオン注入によりゲー
ト電極３３及びサイドウオール３６をマスクとしてシリ
コン酸化膜３４を介してＰ。

を導入して高濃度拡散層３７を形成することにより、第
４図（ｃ）に示すような低濃度拡散層３５及び高濃度拡
散層３７からなるソース／ドレイン拡散層３８を得るこ
とができる。

上記した従来の製造方法では、低濃度拡散層３５を形成
することにより内部電界を緩和してホットエレクトロン
効果を抑制することができるという利点がある。しかし
ながら、低濃度拡散層３５の上方に絶縁物のスペーサと
なるサイドウオール３６が形成されているためここにホ
ットエレクトロンによって発生した電荷が蓄積され、こ
の電荷が低濃度拡散層３５を空乏化し、その結果、動作
時間の経過とともに相互コンダクタンスｇ１が大きく劣
化してしまうという欠点がある。

上記した相互コンダクタンスｇ、の劣化を回避するため
には、従来、第４図に示す如く、低濃度拡散層３５の上
方にもゲート電極３３を配置するＬＤＤ構造が知られて
いる。なお、第５図において、第３図と同一符号は同一
または相当部分を示し、４１はＳｉＯ□等からなるフィ
ールド酸化膜、４２は例えばｎ型のチャネルストッパで
ある。

このようなＬＤＤ構造であれば、たとえホットキャリア
が発生してゲート酸化膜３２中に電荷が発生しても、ゲ
ート電極３３による電界が支配的に働くため、相互コン
ダクタンスｇ、の大きな劣化には結びつかず、第４図に
示すものに較べて１０３倍程変長寿命とすることができ
るという利点がある。

次に、第４図に示す如く低濃度拡散層３５上方にもゲー
ト電極３３を形成する半導体装置の製造方法について、
以下具体的に図面を用いて説明する。

第６図（ａ）〜（ｆ）は従来の半導体装置の製造方法の
他の一例を説明する図である。図示例の製造方法は１９
８６年の学会誌ｒＴｅｃｈｎｉｃａｌ　Ｄｉｇｅｓｔｏ
ｆ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ　
Ｄｅｖｉｃｅｓ　Ｍｅｅｔｉｎｇ　Ｊｐ、７４２　　（
報告者：　Ｔｉａｏ−ｙｕａｏ　Ｈｕａｎｇ他」に報告
されている。第６図において、第４図と同一符号は同一
または相当部分を示し、５１はポリシリコン膜、５１ａ
はポリシリコン膜に形成された凸部、５２はレジスト等
からマスク層、５３は５ｉｎ２等からなる絶縁膜、５３
ａはＳｉＯ□等からなるサイドウオールである。

次に、その製造方法について説明する。

まず、第６図（ａ）に示すように、例えばｐ型のシリコ
ン基板３１上に熱酸化により５ｉＯｚ及びＣＶＤ法によ
りポリＳｉを堆積してゲート絶縁膜３２及びポリシリコ
ン膜５１を形成した後ポリシリコン膜５１上にレジスト
をパターニングしてマスク層５２を形成する。

次に、第６図（ｂ）に示すように、例えばＲＩＥにより
マスク層５２を用いてポリシリコン膜５２を選択的にエ
ツチングする。この時、ポリシリコン膜５１に凸部５１
ａが形成され、凸部５１ａ以外には凸部５１ａよりも薄
い膜厚のポリシリコン膜５１がゲート絶縁膜３２上に残
される。次いで、マスク層５２を除去する。

次に、第６図（Ｃ）に示すように、例えばＰのイオン注
入によりポリシリコン膜５１の凸部５ｉａをマスクとし
て基板３１内にＰ゛を導入してｎ−型の低濃度拡散層３
５を形成する。

次に、第６図（ｄ）に示すように、例えばＣＶＤ法によ
り凸部５１ａを覆うように全面に５ｉＯｚを堆積して絶
縁膜５３を形成する。

次に、第６図（ｅ）に示すように、例えばＲＩＥにより
絶縁膜５３をエッチバックして凸部５１ａ側壁にサイド
ウオール５３ａを形成した後、例えばＲＩＥにより凸部
５１ａ及びサイドウオール５３ａをマスクとしてポリシ
リコン５１を選択的にエツチングしてゲート絶縁膜３２
を露出させる。この時、凸部５１ａを有するポリＳｉか
らなる逆Ｔ字型のゲート電極３３が形成される。

そして、例えばＡｓのイオン注入により凸部５１ａ及び
サイドウオール５３ａをマスクとして基板３１内にＡｓ
゛を導入してｎ゛型の高濃度拡散層３７を形成すること
により、第６図（ｆ）に示すような低濃度拡散層３５及
び高濃度拡散層３７からなるソー入／ドレイン拡散［３
８を得ることできる。

上記した製造方法にすれば、低濃度拡散ＩＪ３５のＪ、
方にもゲート電極３３を形成することができるので、相
互コンダクタンスｇ、、、の大きな劣化を防止すること
ができるという利点がある。

〔発明が解決１〜ようとする課題〕 しかしながら、上記ｊ〜た第６図に示す従来の半導体装
置の製造方法では、ポリシリコン膜５１のエツチングを
途中で止めるために凸部５１ａ以外のポリシリコン５１
の厚さ制御が不安定になるという問題があった。このた
め、イオン注入により形成される低濃度拡散層３５も制
御性良く安定に形成することができず、ロフト間（ウェ
ハ内）で素子特性がばらつくという問題があった。

そこで、本発明は、デーｌ電極棒下に低濃度拡散層を制
御性良く、かつ、比較的簡便な工程で安定に形成するこ
とができ、ロット間（ウェハ内）で素子特性をほぼ均一
にすることができる半導体装置の製造方法を擢供するこ
とを目的とする。

〔課題を解決するための手段〕

第１の発明による半導体装置の製造方法は」二記目的達
成のため、下地の膜（Ｓｉ等の基板、半導体層、ウェル
等）上にゲート絶縁膜を形成する工程と、該ゲート絶縁
膜上に第１の導電性膜を形成する工程と、該第１の導電
性膜上に第１、第２の導電性膜とエツチング選択比を有
する膜を形成する工程と、該エツチング選択比を有する
膜を選択的にエツチングして開口部を形成する工程と、
全面に第２の導電性膜を形成する工程と、レーザ照射に
より該開口部内に第２の導電性膜を埋め込む工程と、該
エツチング選択比を有する膜を除去する工程と、該第２
の導電性膜をマスクとして該下地の膜と反対導電型のイ
オンを該下地の膜内に導入して低濃度拡散層を形成する
工程と、該第２の導電性膜を覆うように絶縁膜を形成す
る工程と、該絶縁膜をエッチバックして該第２の導電性
膜側壁に側壁絶縁膜を形成する工程と、該第２の導電性
膜及び該側壁絶縁膜をマスクとして該第１の導電性膜を
選択的にエツチングして該第１、第２の導電性膜からな
るゲート電極を形成する工程と、該第２の導電性膜及び
該側壁絶縁膜をマスクとして該下地の膜と反対Ｒ電型の
イオンを該下地の膜内に導入して高濃度拡散層を形成す
ることにより、低濃度拡散層及び高濃度拡散層からなる
ソース／ドレイン拡散層を形成する工程とを含むもので
ある。

第２の発明による半導体装置の製造方法は上記目的達成
のため、下地の膜（Ｓｉ等の基板、半導体層、ウェル等
）上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜
上に第１の導電性膜を形成する工程と、該第１の導電性
膜上に第１、第２の導電性膜とエツチング選択比を有す
る膜を形成する工程と、該エツチング選択比を有する膜
を選択的にエツチングして開口部を形成する工程と、全
面に第２の導電性膜を形成する工程と、レーザ照射によ
り該開口部内に第２の導電性膜を埋め込む工程と、該エ
ツチング選択比を有する膜を除去する工程と、該第２の
導電性膜をマスクとして該下地の膜と反対導電型のイオ
ンを該下地の膜内に導入して低濃度拡散層を形成する工
程と、該第２の導電性膜を覆うように絶縁膜を形成する
工程と、該絶縁膜をエッチバックして該第２の導電性膜
側壁に側壁絶縁膜を形成する工程と、該第２の導電性膜
及び側壁絶縁膜をマスクとして該下地の膜と反対導電型
のイオンを該下地の膜内に導入して高濃度拡散層を形成
することにより、低濃度拡散層及び高濃度拡散層からな
るソース／ドレイン拡散層を形成する工程と、該第２の
導電性膜及び該側壁絶縁膜をマスクとして該第１の導電
性膜を選択的にエツチングして該第１、第２の導電性膜
からなるゲート電極を形成する工程とを含むものである
。

〔作用〕

本発明では、実施例で後述するよ・うに逆１゛字型ゲー
ト電極の薄い部分ばＣＶＤ法などの膜厚制御性の良い方
法で形成されるので、その結果として低濃度拡散層の形
成も再現性良く形成されることになる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１図（ａ）〜（１）は本発明に係る半導体装置の製造
方法の一実施例を説明する図である。第１図において、
１はＳｉ等からなり例えばｐ型の基板、２はＳｉＯ□等
からなるフィールド酸化膜、３はｓ　ｔ　ｏｘ等からな
るゲート絶縁膜、４はポリシリコン膜、５はＳｉＯ□等
からなるシリコン酸化膜、６はシリコン酸化膜５に形成
された開口部、７はＴｉ等からなる高融点金属膜、８は
例えばｎ型の低濃度拡散層、９はＳｔｏｗ等からなる絶
縁膜、９ａは５ｉｆｔ等からなる側壁絶縁膜（サイドウ
オール）、１０はポリシリコン膜４及び高融点金属膜７
からなるゲート電極、１１は例えばｎ＋型の高濃度拡散
層、１２は低濃度拡散層８及び高濃度拡散層１１からな
るソース／ドレイン拡散層、１３はＰＳＧ等からなる眉
間絶縁膜、１４は層間絶縁膜１３に形成されたコンタク
トホール、１５はＡｎ！−３ｉ等からなる配線層である
。

次に、その製造方法について説明する。

まず、第１図（ａ）に示すように、ＬＯＣＯＳ法により
ｐ型のシリコン基板１を酸化して膜厚が例えば６００ｎ
ｎ＋のフィールド酸化膜２を形成した後、例えば熱酸化
により基板Ｉを酸化して膜厚が例えば１５ｎｍのゲート
絶縁膜３を形成する。

次に、第１図（ｂ）に示すように、例えばＣＶＤ法によ
り全面にポリＳｉを堆積して膜厚が例えば１１００ｎの
ポリシリコン膜４を形成した後、第１図（ｃ）に示すよ
うに、例えばＣＶＤ法によりポリシリコン膜４上にＳｉ
ｎｇを堆積して膜厚が例えば３００ｎａ＋のシリコン酸
化膜５を形成する。

次に、第１図（ｄ）に示すように、例えばＲＩＥにより
シリコン酸化膜５を選択的にエツチングして開口部６を
形成するとともに、開口部６内にポリシリコン膜４を露
出させる。

次に、第１図（ｅ）に示すように、例えばスパッタ法に
より全面にＴｉを堆積して膜厚が例えば１００ｎｓ＋の
高融点金属膜７を形成する。

次に、第１図（ｆ）に示すように、例えばＡｒＦのエキ
シマレーザ照射を行って高融点金属膜７を溶融すること
により開口部６内に高融点金属膜７を埋め込む。

次に、第１図（ｇ）に示すように、例えばウェットエツ
チングによるリフトオフによりシリコン酸化膜５を除去
する。この時、シリコン酸化膜５上の高融点金属膜７も
除去される。

次に、第１図（ｈ）に示すように、例えばＰのイオン注
入により高融点金属膜７をマスクとして基板１と反対導
電型の例えばＰｏを例えば１×ＩＱ”ａｍ−”、４０　
ＫｅＶで基板１内に導入してｎ−型の低濃度拡散層８を
形成する。

次に、第１図（ｉ）に示すように、例えばＣＶＤ法によ
り高融点金属膜７を覆うようにＳｉＯ□を堆積して膜厚
が例えば２００ｎ＊のシリコン酸化膜９を形成する。

次に、第１図（ｊ）に示すように、例えばＲＩＥにより
シリコン酸化膜９をエッチバックして高融点金属膜７側
壁に側壁絶縁膜９ａを形成した後、例えばＲＴＥにより
高融点金属膜７及び側壁絶縁膜９ａをマスクとしてポリ
シリコン膜４を選択的にエツチングしてゲート絶縁膜３
を露出させる。

この時、ポリシリコン膜４及び高融点金属膜７からなる
ゲート電極１０が形成される。

次に、第１図（ｋ）に示すように、例えばＡｓのイオン
注入により高融点金属膜７及び側壁絶縁膜９ａをマスク
として基板１と反対導電型の例えばＡｓ”を例えば４Ｘ
１０”ｅｌｍ−”、７０　ＫｅＶで基板１内に導入して
ｎ゛型の高濃度拡散層１１を形成する。

この時、低濃度拡散層８及び高濃度拡散層１１からなる
ソース／ドレイン拡散層１２が形成される。

そして、ＰＳＧからなる眉間絶縁膜１３を形成し、層間
絶縁膜厚３にコンタクトホール１４を形成した後、コン
タクトホール１４内のソース／ドレイン拡散層１２と各
々コンタクトを取るようにＡ１からなる配線層１５を形
成することにより、第１図（ｆ）に示すような半導体装
置を得ることができる。

すなわち、本実施例では、ＣＶＤ法によりポリシリコン
膜４及びシリコン酸化膜５を順次形成し、シリコン酸化
膜５に形成した開口部６内にレーザ照射により高融点金
属膜７を埋め込み、シリコン酸化膜５を除去した後、ポ
リシリコン膜４上の凸部となる高融点金属膜７をマスク
としてイオン注入により低濃度拡散Ｎ８を形成している
。このよ・うに、高融点金属膜７をこの下の基板１内乙
こイオンが到達１〜ないような膜厚で適宜形成し、高融
点金属膜７が形成されていないポリシリコン膜４の薄い
部分はＣＶＤ法などの膜厚制御性の良い方法で形成して
いるため、その結果としてゲート電極１０下に低濃度拡
散層を制御性よく安定に形成することができる。したが
って、ホットキャリア耐性に優れた低濃度拡散層８上に
もゲート電極が存する構造が制御性良く形成することが
でき、ロフト間（ウェハ）内で素子特性をほぼ均一にす
ることができ、集積回路の性能向上に寄与させることが
できる。

なお、本実施例では、高濃度拡散層１１をポリシリコン
膜４をエツチングした後に形成する場合について説明し
たが、本発明は、これに限定されるものではなく、第２
図（ａ）、（ｂ）に示すように、ポリシリコン膜４をエ
ツチングする前に高融点金属Ｍ７及び側壁絶縁膜９ａを
マスクとしてイオン注入により高濃度拡散層１１を形成
した後（この時、ソース／ドレイン拡散１ｉ１２が形成
される）、高融点金属膜７及び側壁絶縁膜９ａをマスク
としてポリシリコン膜４をエツチングするくこの時、ゲ
・−ト電極１０が形成される）場合であってもよい、本
実施例は、全面に高融点金属膜７を被着し、Ｉ／−ザー
を照射して開口部６内に高融点金属膜７を埋め込み、シ
リコン酸化膜５を除去する場合について説明したが、本
発明はこれに限定されるものではなく、第３図（ａ）、
（ｂ）に示すように、全面に高融点金属膜７を被着し、
開口部６を含む形状に高融点金属膜７をパタニングし、
レーザーを照射して開口部６内に高融点金属膜７を埋め
込み、シリコン酸化膜５を除去する場合であってもよく
、この場合、最後にシリコン酸化膜５を除去する際、こ
のシリコン酸化膜５上に高融点金属膜７が残存すること
なく、確実に除去することができ好ましい。

〔発明の効果〕

本発明によれば、ゲート電極下に低濃度拡散層を制御性
良く、かつ、比較的簡便な工程で安定に形成することが
でき、ロフト間（ウェハ内）で素子特性をほぼ均一ζ二
することができるという効果がある。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の製造方法の一実施例
の製造方法を説明する図、 第２図及び第３図は他の実施例の製造方法を説明する図
、 第４図は従来例の一例の製造方法を説明する図、第５図
は従来例の他の一例のＬ　Ｄ　Ｄ構造トランジスタの構
造を示す断面図、 第６図は従来例の他の一例の製造方法を説明する図であ
る。 ４・・・・・・ポリシリコン膜、 ５・・・・・・シリコン酸化膜、 ６・・・・・・開口部、 ７・・・・・・高融点金属膜、 ８・・・・・・低濃度拡散層、 ９・・・・・・シリコン酸化膜、 ９ａ・・・・・・側壁絶縁膜、 １０・・・・・・ゲート電極、 １１・・・・・・高濃度拡散層、 １２・・・・・・ソース／ドレイン拡散層。 １・・・・・・基板、 ３・・・・・・ゲート絶縁膜、 第 図 ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ 第 図 ↓ ■ 番 ↓ ↓ ↓ 第 図 レーザ 他の実施例の製造方法を説明する間 第 図 従来例の他の一例のＬＤＤ構造トランジスタの構造を示
す断面同第 図

Claims (1)

1. 【特許請求の範囲】 （１）下地の膜（１）上にゲート絶縁膜（３）を形成す
   る工程と、 該ゲート絶縁膜（３）上に第１の導電性膜 （４）を形成する工程と、 該第１の導電性膜（４）上に第１、第２の導電性膜（４
   、７）とエッチング選択比を有する膜（５）を形成する
   工程と、 該エッチング選択比を有する膜（５）を選択的にエッチ
   ングして開口部（６）を形成する工程と、 全面に第２の導電性膜（７）を形成する工程と、 レーザ照射により該開口部（６）内に第２の導電性膜（
   ７）を埋め込む工程と、 該エッチング選択比を有する膜（５）を除去する工程と
   、 該第２の導電性膜（７）をマスクとして該下地の膜（１
   ）と反対導電型のイオンを該下地の膜（１）内に導入し
   て低濃度拡散層（８）を形成する工程と、 該第２の導電性膜（７）を覆うように絶縁膜（９）を形
   成する工程と、 該絶縁膜（９）をエッチバックして該第２の導電性膜（
   ７）側壁に側壁絶縁膜（９ａ）を形成する工程と、 該第２の導電性膜（７）及び該側壁絶縁膜 （９ａ）をマスクとして該第１の導電性膜（４）を選択
   的にエッチングして該第１、第２の導電性膜（４、７）
   からなるゲート電極（１０）を形成する工程と、 該第２の導電性膜（７）及び該側壁絶縁膜 （９ａ）をマスクとして該下地の膜（１）と反対導電型
   のイオンを該下地の膜（１）内に導入して高濃度拡散層
   （１１）を形成することにより、低濃度拡散層（８）及
   び高濃度拡散層（１１）からなるソース／ドレイン拡散
   層（１２）を形成する工程とを含むことを特徴とする半
   導体装置の製造方法。 （２）下地の膜（１）上にゲート絶縁膜（３）を形成す
   る工程と、 該ゲート絶縁膜（３）上に第１の導電性膜 （４）を形成する工程と、 該第１の導電性膜（４）上に第１、第２の導電性膜（４
   、７）とエッチング選択比を有する膜（５）を形成する
   工程と、 該エッチング選択比を有する膜（５）を選択的にエッチ
   ングして開口部（６）を形成する工程と、 全面に第２の導電性膜（７）を形成する工程と、 レーザ照射により該開口部（６）内に第２の導電性膜（
   ７）を埋め込む工程と、 該エッチング選択比を有する膜（５）を除去する工程と
   、 該第２の導電性膜（７）をマスクとして該下地の膜（１
   ）と反対導電型のイオンを該下地の膜（１）内に導入し
   て低濃度拡散層（８）を形成する工程と、 該第２の導電性膜（７）を覆うように絶縁膜（９）を形
   成する工程と、 該絶縁膜（９）をエッチバックして該第２の導電性膜（
   ７）側壁に側壁絶縁膜（９ａ）を形成する工程と、 該第２の導電性膜（７）及び側壁絶縁膜（９ａ）をマス
   クとして該下地の膜（１）と反対導電型のイオンを該下
   地の膜（１）内に導入して高濃度拡散層（１１）を形成
   することにより、低濃度拡散層（８）及び高濃度拡散層
   （１１）からなるソース／ドレイン拡散層（１２）を形
   成する工程と、 該第２の導電性膜（７）及び該側壁絶縁膜 （９ａ）をマスクとして該第１の導電性膜（４）を選択
   的にエッチングして該第１、第２の導電性膜（４、７）
   からなるゲート電極（１０）を形成する工程とを含むこ
   とを特徴とする半導体装置の製造方法。